T.C. PAMUKKALE ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

TRANSLİNEER DEVRELERİN TASARIMI

DOKTORA TEZİ

NİYAZİ DÜDÜK

DENİZLİ, TEMMUZ - 2018

T.C. PAMUKKALE ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI



TRANSLİNEER DEVRELERİN TASARIMI

DOKTORA TEZİ

NİYAZİ DÜDÜK

DENİZLİ, TEMMUZ - 2018

KABUL VE ONAY SAYFASI

Niyazi Düdük tarafından hazırlanan "Translineer Devrelerin Tasarımı" adlı tez çalışmasının savunma sınavı 30.07.2018 tarihinde yapılmış olup aşağıda verilen jüri tarafından oy birliği / oy çokluğu ile Pamukkale Üniversitesi Fen Bilimleri Enstitüsü Elektrik-Elektronik Mühendisliği Anabilim Dalı Doktora Tezi olarak kabul edilmiştir.

Jüri Üyeleri

İmza

Danışman Prof. Dr. Abdullah T. TOLA

Üye

Prof. Dr. E. Şahin ÇONKUR Pamukkale Üniversitesi Üye Prof. Dr. Erkan YÜCE Pamukkale Üniversitesi Üye Dr. Öğr. Üyesi Fırat YÜCEL Akdeniz Üniversitesi Üye Dr. Öğr. Üyesi Hasan SÖZEN Celal Bayar Üniversitesi Tohn

#

Pamukkale Üniversitesi Fen Bilimleri Enstitüsü Yönetim Kurulu'nun 19/09 2018 tarih ve .39.1.04... sayılı kararıyla onaylanmıştır.

Prof. Dr. Uğur YÜCEL

Fen Bilimleri Enstitüsü Müdürü

Bu tez çalışması Pamukkale Üniversitesi Bilimsel Araştırma Projeleri Koordinasyon Birimi tarafından 2015FBE027 nolu proje ile desteklenmiştir. Bu tezin tasarımı, hazırlanması, yürütülmesi, araştırmalarının yapılması ve bulgularının analizlerinde bilimsel etiğe ve akademik kurallara özenle riayet edildiğini; bu çalışmanın doğrudan birincil ürünü olmayan bulguların, verilerin ve materyallerin bilimsel etiğe uygun olarak kaynak gösterildiğini ve alıntı yapılan çalışmalara atfedildiğine beyan ederim.

Niyazi Düdük

ÖZET

TRANSLİNEER DEVRELERİN TASARIMI DOKTORA TEZİ NİYAZİ DÜDÜK PAMUKKALE ÜNİVERSİTESİ FEN BİLİMLERİ ENSTİTÜSÜ ELEKTRİK-ELEKTRONİK MÜHENDİSLİĞİ ANABİLİM DALI

(TEZ DANIŞMANI:PROF. DR. ABDULLAH T. TOLA)

DENİZLİ, TEMMUZ - 2018

Logaritmik ortam süzgeçleri, akım modlu, sürekli zamanlı, aktif devreler kategorisindedirler. Düşük güç tüketimi, geniş giriş sinyali aralığı, düşük besleme gerilimi gibi özelliklerinden dolayı sürekli zamanlı aktif süzgeç tasarımında önemli bir alternatif olmaktadırlar. Frey tarafından sistematik bir tasarım yöntemi olan genelleştirilmiş durum uzayı sentez yönteminin geliştirilmesiyle logaritmik ortam süzgeçleri ilgi çekici bir konu haline gelmiştir. Bu devrelerin sentezlenmesinde Gilbert tarafından önerilen translineer prensibi kilit rol oynamaktadır. Bu çalışmada hedef olarak bir transfer fonksiyonu verildiğinde bu transfer fonksiyonuna karşılık gelen logaritmik ortam süzgeci tasarımı yapabilmek için genel yöntemler geliştirilmeye çalışılmıştır. Transfer fonksiyonundan blok diyagramı elde etmek için çeşitli yöntemler denenmiştir. KHN yapısında kayıpsız integral alıcı bloklar yerine kayıplı integral alıcı bloklar kullanmak suretiyle değişiklik yapılarak A sınıfı ve fark alan tip AB sınıfı logaritmik ortam süzgeçleri tasarlanmıştır. Kontrol edilebilir kanonik form (direct-form) kullanılarak fark alan tip AB sınıfı logaritmik ortam süzgeci tasarımı yapılmıştır. Direct-Form I ve Direct-Form II yöntemlerinde kayıpsız integral alma bloğu yerine çarpma-integral alma bloğu kullanılarak bu yöntemlerin geliştirilmesi amaçlanmıştır. Blok diyagramlarından süzgeç devresinin tasarımını yapabilmek için ihtiyaç duyulacak blok yapılar logaritmik ortamda sentezlenmiştir. Tasarım yapılırken durum uzayı sentez yöntemi ve translineer çevrim prensibi kullanılmıştır. Tasarlanan devrelerin en büyük avantajlarından biri de süzgeç devrelerinin doğal frekansının ve -tasarlanan tüm devrelerde aynı başarı elde edilemese de- kalite faktörünün elektronik olarak ayarlanabilmesidir. Teorik olarak tasarlanan devrelerin beklenen fonksiyonu yerine getirip getirmediğini denetlemek için ideal BJT modelleri kullanılarak PSpice yazılımı ile devrelerin benzetimi yapılmış ve teorik çalışmalar doğrulanmıştır. Daha sonra AT&T CBIC-R tipi BJT modelleri ile devre benzetimleri yapılarak sonuçlar incelenmiştir.

ANAHTAR KELİMELER: Logaritmik Ortam Süzgeci, Aktif Süzgeç, KHN, BJT, Translineer, Akım Modlu Devreler

ABSTRACT

SYNTHESIS OF TRANSLINEAR CIRCUITS PH.D THESIS NİYAZİ DÜDÜK PAMUKKALE UNIVERSITY INSTITUTE OF SCIENCE ELECTRİCAL AND ELECTRONİCS ENGİNEERİNG

(SUPERVISOR: PROF. DR. ABDULLAH T. TOLA)

DENİZLİ, JULY 2018

Log-domain circuits are in the category of current-mode, continuous-time, active circuits. They are a good alternative in continuous-time active filter design because they have low power consumption, wide dynamic-range and low voltage source characteristics. After a general synthesis method is proposed by Frey, log-domain filters became popular. Translinear principle proposed by Gilbert has a key role in synthesis of these circuits. The aim of this work is to develop general methods for design of log-domain filters from a given transfer function. Some methods are tried for obtaining block diagram from transfer function. KHN structure is modified by using lossy integrators instead of lossless integrators and class A and differential type class AB log domain filters are designed. Differential type class AB log-domain filters are designed by using controllable canonical form (direct-form). It is aimed to develop Direct-Form I and Direct-Form II methods by using multiplier-integrator block instead of lossless integrators. Blocks are synthesized in log-domain which are needed to design filter circuits from block diagrams. State-space synthesis method and translinear principle is used in design. One of the advantages of the designed circuits is the electronic tunability of the natural frequency and -although not very successful results obtained from all circuits- the quality factor of the filter circuits. Circuits are simulated and theoretical studies are verified with PSpice software using ideal BJT models to check whether the theoretically designed circuits fulfill the simulations performed expected function. Then circuit are with AT & T CBIC-R type BJT models and the results were investigated.

KEYWORDS: Log-Domain Filter, Active Filter, KHN, BJT, Translinear, Current-Mode Circuits

İÇİNDEKİLER

ÖZET	i
ABSTRACT	ii
İÇİNDEKİLER	iii
ŞEKİL LİSTESİ	v
SEMBOL LİSTESİ	viii
ÖNSÖZ	ix
1. GİRİŞ	1
1.1 Literatür Özeti	4
1.2 Tezin Amacı	8
1.3 Tezin İçeriği	9
1.3.1 Akım Modlu Devreler	9
1.3.2 Logaritmik Ortam Süzgeçleri	11
2. TEMEL KAVRAMLAR	13
2.1 Giriş	13
2.2 BJT	13
2.3 Translineer Cevrim Prensibi	14
2.3.1 Statik Translineer Cevrim	15
2.3.2 Dinamik Translineer Cevrim	17
2.4 Devrelerin Çıkış Katlarına Göre Sınıflandırılması	18
2.5 Companding	21
2.6 Eşleştirilmiş Durum Uzayı Sentez Yöntemi	21
2.7 Sistem Gerçekleştirme	23
2.7.1 Kontrol Edilebilir Kanonik Form	23
2.7.2 Direct-Form I ile Sistem Gerçekleştirme	25
2.7.3 Direct-Form II ile Sistem Gerçekleştirme	26
2.8 Sonuç	28
3. TEMEL DEVRE TASARIM YÖNTEMLERİ	29
3.1 Giriş	29
3.2 Giriş Akım Ayırıcı Devresi	29
3.3 Akım Aynası Devreleri	31
3.4 Skaler ile Çarpma Devresi	33
3.5 Logaritmik Ortam Süzgeçlerinin Durum Uzayı Yöntemi ile	
Sentezi	34
3.6 Kayıplı İntegral Alma Devreleri	36
3.6.1 A Sınıfı Kayıplı İntegral Alma Devresi	36
3.6.2 Fark Alan Tip AB Sınıfı Kayıplı İntegral Alma Devresi	38
3.7 Fark Alan Tip AB Sınıfı Çarpma-İntegral Alma Devresi	40
3.8 Çift Çıkışlı Fark Alan Tip AB Sınıfı Çarpma-İntegral Alma	
Devresi	43
3.9 Sonuç	44
4. İKİNCİ DERECEDEN A SINIFI SÜZGEÇ DEVRELERİ	45
4.1 Giriş	45
4.2 Temel Süzgeç Fonksiyonlarını Sağlayan Devre Tasarımı	47
4.2.1 Devre Benzetim Sonuçları	49
4.3 Çentik Süzgeç Devresi Tasarımı	53

4.3.1 Devre Benzetim Sonuçları	55
4.4 Tüm Geçiren Süzgeç Devresi Tasarımı	57
4.4.1 Devre Benzetim Sonuçları	58
4.5 Sonuç	63
5. İKİNCİ DERECEDEN FARK ALAN TİP AB SINIFI ÇOK	
FONKSİYONLU SÜZGEÇ DEVRESİ	65
5.1 Giriş	65
5.2 Tasarım	65
5.3 Devre Benzetim Sonuçları	68
5.4 Sonuç	74
6. SİNYAL İŞLEME BLOKLARI İLE N. DERECEDEN FARK	
ALAN TİP AB SINIFI SÜZGEÇ DEVRESİ TASARIMI	75
6.1 Giriş	75
6.2 Yöntem	75
6.3 1. Dereceden Fark Alan Tip AB Sınıfı Alçak Geçiren Süzgeç	
Devresi Tasarımı	77
6.3.1 Devre Benzetim Sonuçları	79
6.4 Beşinci Dereceden Fark Alan Tip AB Sınıfı Alçak Geçiren	
Süzgeç Devresi Tasarımı	
6.4.1 Devre Benzetim Sonuçları	
6.5 Beşinci Derece Yüksek Geçiren Süzgeç Devresi Tasarımı	87
6.5.1 Devre Benzetim Sonuçları	
6.6 Sonuç	91
7. Değiştirilmiş Direct-Form I ve Değiştirilmiş Direct-Form II	
Yöntemleri ile Süzgeç Tasarımı	93
7.1 Giriş	93
7.2 Değiştirilmiş Direct-Form I Yöntemi	93
7.2.1 3. Dereceden Alçak Geçiren Fark Alan Tip AB Sınıfı	
Logaritmik Ortam Süzgeci Tasarımı	95
7.2.1.1 Devre Benzetimi	97
7.3 Değiştirilmiş Direct-Form II Yöntemi	99
7.3.1 3. Dereceden Alçak Geçiren Fark Alan Tip AB Sınıfı	
Logartmik Ortam Süzgeci Tasarımı	100
7.3.1.1 Devre Benzetimi	102
7.4 Sonuç	105
8. SONUÇ	106
9. KAYNAKLAR	109
EK A	116
EK B	117
10. OZGEÇMİŞ	118

ŞEKİL LİSTESİ

Sekil 1.1: Logaritma fonksiyonu grafiği	3
Şekil 1.2: Logaritmik Ortam süzgeci blok şeması	3
Şekil 1.3: Gm-C / OTA-C süzgeç	.10
Şekil 1.4: Logaritmik ortam süzgeci	.11
Şekil 1.5: Adams'ın temel logaritmik ortam süzgeci.	.12
Şekil 2.1: BJT sembolleri (a) NPN (b) PNP	.13
Şekil 2.2: Dört BJT'li translineer çevrim	.16
Şekil 2.3: Dinamik translineer çevrim prensibi	.17
Şekil 2.4: A sınıfı yükselteç devresi (Sedra ve Smith 2009)	.18
Şekil 2.5: A sınıfı yükselteç devresine ait çıkış akımının grafiği	.18
Şekil 2.6: B sınıfı yükselteç devresi (Sedra ve Smith 2009)	. 19
Şekil 2.7: B sınıfı yükselteç devresine ait çıkış akımının grafiği	. 19
Şekil 2.8: Fark alan tip AB sınıfı yükselteç devresi (Sedra ve Smith 2009)	.20
Şekil 2.9: Fark alan tip AB sınıfı yükselteç devresine ait çıkış akımının	
grafiği	.20
Şekil 2.10: Companding işlemi	.21
Şekil 2.11: n. dereceden transfer fonksiyonunun gerçeklenmesi (Lathi 2010).	.24
Şekil 2.12: Bir transfer fonksiyonunun iki adımda gerçeklenmesi	
(direct-form I)	.25
Şekil 2.13: N. dereceden DZD SZ bir sistemin direct-form I ile	
gerçeklenmesi (Lathi 2010)	.26
Şekil 2.14: Bir transfer fonksiyonunun iki adımda gerçeklenmesi	
(direct-form II)	.27
Şekil 2.15: N. dereceden DZD SZ bir sistemin direct-form II ile	•
gerçeklenmesi (a) orijinal hali (b) sadeleşmiş hali (Lathi 2010)	.28
Şekil 3.1: Giriş akim ayırıcı devresi (Tola ve Frey 2000)	.29
Şekil 3.2: (a) u_L sınyalının zaman ortamı çıktısı	.30
Şekil 3.3: (a) u sınyalının zaman ortami çıktısı	.31
Şekil 3.4: Basit NPN BJ1 akım aynası	.31
Şekil 3.5: Basit PNP BJT akim aynası	. 33
Şekil 3.6: Skaler ile çarpma devresi	.33
Sekil 3./: A sinifi kayipii integral aima devresi	. 37
Sekil 3.8: Fark alan up AB sinili kayipii integral alma devresi	.40
Sekil 3.9: Çarpına-integral alma devresinin blok diyagramı	.40
Sekil 3.10: Fark alan up AD sinin çarpına-integral alma devlesi	.45
Sekil 4.1: Vlasik VHN blok vanisi (Sadra va Smith 2000)	.44
Sekil 4.1. Klasik Killi olok yapisi (Seula ve Silliu 2009)	,4J 18
Sekil 4.3: 2. dereceden A sınıfı cok fonksiyonlu logaritmik ortam süzgeçi	<u>40</u> <u>18</u>
Sekil 4.4: Temel süzgec cıkışlarının frekanş kazanç çeyahı	51
Sekil 4.5: Bant geçiren süzgeç için ayarlanabilir kalite faktörü <i>O</i>	51
Sekil 4.6: Alcak geçiren süzgeç (ags) çıkısı için avarlanabilir köse	1
frekansı f_0	.52
Sekil 4.7: Alcak geciren süzgec cıkısı icin zaman ortamı cevabı	.52
Şekil 4.8: THD değerleri	.53

Şekil 4.9: Tasarlanan blok diyagram	54
Şekil 4.10: Tasarlanan devre	54
Şekil 4.11: Genlik frekans cevabı.	56
Şekil 4.12: Faz frekans cevabı.	56
Şekil 4.13: Zaman ortamı giriş-çıkış akımları	57
Şekil 4.14: Önerilen blok diyagramı	58
Şekil 4.15: A sınıfı tüm geçiren logaritmik ortam süzgeçi	58
Şekil 4.16: Genlik frekans cevabı	61
Sekil 4.17: Faz frekans cevabı	62
Sekil 4.18: Tüm geciren süzgece ait THD	62
Sekil 4.19: Zaman ortamı cevabı	63
Sekil 5.1: Fark alan tip AB sınıfı cok fonksiyonlu süzgec blok diyagramı	66
Sekil 5.2: Önerilen fark alan tip AB sınıfı cok fonksiyonlu logaritmik	
ortam süzgeci	67
Sekil 5.3: Temel süzgec cıkışlarına ait kazanc frekans cevanları	70
Sekil 5.4: Tüm geçiren süzgeç çıkışına ait kazanç frekanş çeyabı	70
Sekil 5.5: Tüm geçiren süzgeç çıkışına ait faz frekans cevabı	71
Sekil 5.6: Centik süzgec cıkısına ait kazanc frekans cevabı	71
Sekil 5.7: Centik süzgeç çıkışına ait faz frekans cevabı	72
Sekil 5.8: Alcak geçiren süzgeç çıkışına ait ayarlanabilir doğal frekans f_0	72
Sekil 5.9: $\Omega=5$ olarak avarlandığında hant geçiren süzgeç kazanç frekans	12
çevabı	73
Sekil 5 10: THD değerleri	73
Sekil 6.1: <i>n</i> dereceden transfer fonksivonunun değistirilmis kontrol	75
adilabilir kanonik form ila gerçaklanmaşi	76
Sakil 6.2: 1. dereceden alcak gegiren süzgegin blok divagramı	70 רד
Solvil 6.2: 1. derego den fark glen tin AP ginifi logeritmik ortem algek	//
gooiren süzgoo dovrosi	79
Sakil 6.4:1. daraaadan alaak gaairan süzgaain kazana frakans aayabi ya	70
sekii 0.4. 1. delecedeli alçak geçileli süzgecili kazalıç-nekalis cevadi ve	70
Solvil 6 5: 1 dorocodon alcale gogiran güzgogin faz frakana goyahi	79 ۵۵
Sekil 6.5. 1. dereceden alçak geçiren süzgeçen laz-ırekans cevabi	00
Sekil 6.0: 1. dereceden alçak geçiren suzgece alt THD	80
Sekii 6.7: 1. dereceden alçak geçiren suzgecin zaman ortami cevaoi	ð1
Sekii 6.8: Monte-Carlo Histogrami	16
Şekil 6.9: 5. dereceden alçak geçiren suzgeç blok diyagramı	82
Şekil 6.10: 5. dereceden alçak geçiren tark alan tip AB sinifi logaritmik	02
ortam suzgeci devresi	83
Şekil 6.11: Elektronik olarak ayarlanabilen dogal irekansa sanip alçak	05
geçiren suzgeç devresinin genlik-irekans cevabi	85
Şekil 6.12: 5. dereceden alçak geçiren suzgecin faz-frekans cevabi	85
Şekil 6.13: 5. dereceden alçak geçiren süzgecin zaman ortami cevabi	86
Şekil 6.14: 5. dereceden alçak geçiren süzgecin çıkış akımına ait THD	86
Şekil 6.15: 5. dereceden yüksek geçiren süzgeç blok diyagramı	87
Şekil 6.16: 5. dereceden fark alan tıp AB sınıfı yüksek geçiren süzgeç	
devresi	88
Şekil 6.1/: Elektronik olarak ayarlanabilen doğal frekansa sahip yüksek	
geçiren süzgeç devresinin genlik-frekans cevabı	90
Şekil 6.18: 5. dereceden yüksek geçiren süzgecin zaman ortamı cevabı	90
Şekil 6.19: 5. dereceden yüksek geçiren süzgeç çıkış akımına ait THD	91
Şekil 7.1: Değiştirilmiş Direct-Form I blok yapısı	95

Şekil 7.2: 3. Dereceden alçak geçiren süzgece ait değiştirilmiş	
Direct-Form I blok diyagramı	96
Şekil 7.3: 3. dereceden alçak geçiren süzgecin kazanç-frekans cevabı	98
Şekil 7.4: 3. dereceden alçak geçiren süzgecin faz-frekans cevabı	98
Şekil 7.5: 3. dereceden alçak geçiren süzgecin zaman ortamı cevabı	99
Şekil 7.6: Değiştirilmiş Direct-Form II blok yapısı	100
Şekil 7.7: 3. Dereceden alçak geçiren süzgece ait değiştirilmiş	
Direct-Form II blok diyagramı	102
Şekil 7.8: 3. dereceden alçak geçiren süzgecin kazanç-frekans cevabı	103
Şekil 7.9: 3. dereceden alçak geçiren süzgecin faz-frekans cevabı	104
Şekil 7.10: 3. dereceden alçak geçiren süzgecin zaman ortamı cevabı	104

SEMBOL LÍSTESÍ

BJT	:	İki kutup eklemli transistör
DZD	:	Doğrusal Zamanla Değişmeyen
MSS	:	Eşleştirilmiş Durum Uzayı (Mapped State Space)
KHN	:	Kerwin-Huelsman Newcomb devresi
Q	:	Süzgeç devresinin kalite faktörü
THD	:	Toplam harmonik bozulma
SZ	:	Sürekli Zamanlı

Doktora tez çalışmalarım süresince değerli zamanını esirgemeyen, bilgi ve tecrübesi ile bana yol gösteren, olumlu eleştirileri ile çalışmalarımdaki eksiklikleri gidermemi sağlayan değerli danışmanım Prof. Dr. Abdullah T. TOLA'ya emeklerinden dolayı sonsuz saygı ve teşekkürlerimi sunuyorum.

Destekleri ve yönlendirmelerinden dolayı Doktora Tez İzleme Komitesinde bulunan değerli hocalarım Prof. Dr. Erkan YÜCE ve Prof. Dr. E. Şahin ÇONKUR'a saygılarımı sunuyor ve teşekkür ediyorum.

Lisansüstü eğitim için beni teşvik eden arkadaşım Arş. Gör. Dr. Çağıl KADEROĞLU'na, akademisyenlik konusunda beni bilgilendirip teşvik eden değerli meslektaşım Öğr. Gör. Mustafa ARI'ya şükranlarımı sunuyorum. Ayrıca eğitim –öğretim hayatımın ilk gününden itibaren akademik gelişimime katkı sağlayan tüm öğretmenlerime ve üniversite hocalarıma teşekkür ederim.

Çalışmalarım süresince kendisine daha az zaman ayırmak durumunda kaldığım oğluma, motivasyonum düştüğü zamanlarda beni destekleyen eşime ve eğitim-öğretim hayatım boyunca maddi manevi desteğini esirgemeyen anneme, babama ve ablama minnetlerimi sunuyorum.

1. GİRİŞ

Girişine verilen sinyalin bazı frekans bileşenlerinin genliğini kuvvetlendiren veya zayıflatan elektronik devrelere süzgeç denilmektedir. Elektronik süzgeç devreleri günümüzdeki birçok mikroelektronik sistemin anahtar elemanıdır. Cep telefonu ve haberleşme cihazlarından ev ses sistemlerine kadar birçok devrede bulunurlar.

Bir süzgeç tasarlanırken şu özellikler istenmektedir: Daha fazla band genişliğine sahip olması, düşük bozulmaya sahip olması, düşük güç tüketmesi, düşük gerilimle çalışması, çalışma aralığının geniş olması, daha ucuz olması ve daha az gürültüye sahip olması. Tasarım yapılırken uygulama alanına göre bu özelliklerden öncelikli olarak istenen özellikler sağlanırken diğer bazı özelliklerden ödün verilmesi gerekebilmektedir. Çünkü yapılan çalışmalara rağmen bahsedilen bütün özellikleri karşılayan bir süzgeç henüz tasarlanamamıştır.

Frey (1993^a) tarafından sunulan logaritmik ortam süzgeçleri, daha genel adıyla Tsividis'in 1997'de önerdiği ELIN (Externally Linear Internally Nonlinear) süzgeçler yüksek frekans, düşük güç tüketimi, düşük besleme gerilimi, düşük gürültü gibi özelliklere sahip olduğundan dolayı birçok araştırmacı bu konu üzerinde çalışmaya başlamıştır (Drakakis ve diğ. 1997, El-Gamal ve Roberts 1997, Punzerberger ve Enz 1997, Frey ve Tola 1999). Dolayısıyla icadından bu yana hızlı bir gelişme kaydedilmiştir.

ELIN süzgeçler, Smith ve Sedra (1968) tarafından sunulan akım modlu, sürekli zamanlı aktif süzgeçler kategorisindedirler. Bu süzgeç yaklaşımında kullanılan devre elemanlarının doğrusal davranışlı olup olmamasının bir önemi yoktur. Önemli olan, sistemin girişleri ve çıkışları arasındaki ilişkinin doğrusal olmasıdır. Klasik süzgeç tasarımında ise her eleman ya da devre bloğunun doğrusal karakteristiğe sahip olması ya da doğrusallaştırılması gerekmektedir. ELIN süzgeçler bu tip doğrusallaştırma problemlerini ortadan kaldırmıştır.

Analiz ve sentez edebilmek amacıyla süzgeçler birçok değişik yolla sınıflandırılmışlardır. Bu temel sınıflandırmalardan bir tanesi devrede kullanılan elemanlara dayanmaktadır. Sadece R, L ve C gibi pasif elemanlar kullanılan süzgeç, pasif süzgeç olarak adlandırılır. Eğer devre işlemsel yükselteç gibi bazı aktif elemanlar içeriyorsa, aktif süzgeç olarak adlandırılır. ELIN süzgeçler aktif süzgeçlerdir.

Süzgeçler ayrıca sinyal işleme tekniğine göre de sınıflandırılırlar. Bu sınıflandırmada, eğer sinyal sürekli zaman ortamında işleniyorsa sürekli zamanlı süzgeç olarak adlandırılır. Bunun tersi olarak eğer sinyal ayrık zamanlı olarak işleniyorsa ayrık zamanlı süzgeç olarak adlandırılır. ELIN süzgeçler genel olarak sürekli zamanlı süzgeçler sınıfında kabul edilmektedir.

Son otuz yıldan beri elektrik ve elektronik mühendisleri akım işlemeyi gerilim işlemeye tercih etmektedirler. Bu tercihin sebebi, çıkışı akım olan çift kutuplu ve alan etkili transistörlerin icadıdır. Bu durumun bir sonucu olarak daha sonra ortaya çıkan işaret gösterim biçimine bağlı diğer bir sınıflandırma türü ise akım modlu ve gerilim modlu devrelerdir. Gerilimin aktif olarak işlendiği devreye gerilim modlu devre denir. Örneğin işlemsel yükselteçler en iyi bilinen gerilim modlu elemanlardır ki gerilim kontrollü gerilim yükseltecidirler. Sonuç olarak bir süzgeçte işlemsel yükselteç kullanılırsa gerilim modlu aktif süzgeç elde edilir. Öte yandan akımın aktif olarak işlendiği devre akım modlu devre olarak adlandırılır. ELIN süzgeçler genel olarak akım modlu devreler sınıfındadır.

Akım modlu devrelerde başka bir önemli fikir ise Gilbert tarafından 1975'te önerilen translineer prensibidir (Gilbert 1975). Gilbert, bir çoklu transistör çevriminde akımın ne kadar kolay işlenebileceğini göstermiştir.

Akım modlu devreler daha fazla band genişliğine sahiptir. Akım modlu sinyal işleme, gerilim modlu sinyal işlemeye göre daha basittir (Roberts ve Sedra 1989, Toumazou 1992). Daha az devre elemanı ile tasarım yapılabilir. Dolayısıyla hem maliyet azalır, hem de gürültü performansı artar (Tola 2000).

ELIN süzgeçler, sentezde durum değişkenlerine ve girişlere uygulanan eşleşme fonksiyonlarına göre gruplara ayrılırlar. Örneğin eşleşme fonksiyonu üstel bir fonksiyon ise Logaritmik ortam süzgeci, eşleşme fonksiyonu tanh fonksiyonu ise TANH süzgeç, eşleşme fonksiyonu sinh fonksiyonu ise SINH süzgeç adını alır. Bu çalışmada ağırlıklı olarak logaritmik ortam süzgeçleri üzerinde durulacaktır.

Logaritma fonksiyonuna ait grafik Şekil 1.1'de verilmiştir. Logaritma fonksiyonunun bağımsız değişkeni x, 0 ile 1 arasındaysa grafikten de görüleceği üzere y bağımlı değişkeninin büyüklüğü x'e göre çok daha büyük olmaktadır. Yani bu aralıkta logaritma fonksiyonu bir genişletme fonksiyonu olarak işlem yapmaktadır. Bağımsız değişken x, 1'den çok daha büyük olsa bile y bağımlı değişkeninin büyüklüğü azalarak artmaktadır. Yani bu aralıkta logaritma fonksiyonu olarak işlem yapmaktadır. Bağımsız değişken x, 1'den çok daha büyük olsa bile y bağımlı değişkeninin büyüklüğü azalarak artmaktadır. Yani bu aralıkta logaritma fonksiyonu olarak işlem yapmaktadır.



Şekil 1.1: Logaritma fonksiyonu grafiği



Logaritmik Ortam Süzgeci

Şekil 1.2: Logaritmik Ortam süzgeci blok şeması

Logaritmik ortam süzgeçlerinin blok şeması Şekil 1.2'de verilmiştir. Süzgecin ilk bloğu logaritma alma bloğudur. Logaritma alma işlemi bir BJT ile gerçekleştirilmektedir. Bir BJT'nin akım-gerilim ilişkisi Denklem (1.1)'de verilmiştir.

$$I_Q = I_s e^{V_{BE}/V_T}$$

$$I_Q : \text{Giriş sinyali}$$

$$Is : \text{BJT saturasyon (doyum) akımı} \qquad (1.1)$$

$$V_T : \text{BJT termal gerilimi}$$

$$V_{BE} : \text{BJT'nin baz-emitör gerilimi}$$

Denklem (1.1) yeniden düzenlenerek baz-emitör gerilimi Denklem (1.2)'deki gibi yazılabilir.

$$V_{BE} = V_T \ln\left(\frac{I_Q}{I_s}\right) \tag{1.2}$$

Denklem (1.2)'ye göre BJT'nin baz-emitör gerilimi, BJT'nin termal gerilimi V_T ile logaritma fonksiyonunun çarpımıdır. I_Q giriş sinyali, I_s transistörün saturasyon akımıdır. Logaritma fonksiyonunun özelliğine göre $I_Q < I_s$ ise giriş sinyali genişletilmiş olacak, $I_Q > I_s$ ise giriş sinyali sıkıştırılmış olacaktır. Bu durum literatürde genlik uygunlaştırma (companding : *com*pressing and exp*anding*) olarak geçmektedir (Seevinck 1990, Tsividis ve diğ. 1990).

Bir sisteme uygulanacak gerilimin genliği, aktif elemanların besleme geriliminin genliğinden büyük olamaz. Logaritmik ortam süzgeçleri giriş sinyalini yukarıda anlatıldığı biçimde sıkıştırıp-genişlettiği için giriş sinyalinin genlik aralığı (dynamic range) artmaktadır. Yani logaritmik ortam süzgeçleri giriş genliğinin aralığı bakımından avantajlı bir yapıya sahiptir.

Akım modlu devrelerin ve ELIN süzgeçlerin yukarıdaki özelliklerinden ve ayrıca logaritmik ortam süzgeçlerinin genlik uygunlaştırma özelliklerinden dolayı bu süzgeçler popüler hale gelmiştir.

1.1 Literatür Özeti

Logaritmik ortam süzgeçleri, akım modlu devreler sınıfında, yüksek performans ile düşük oranda bozulmaya sahip translineer devrelerdir (Gilbert 1975). Logaritmik ortamda süzgeç devresi fikri ilk olarak 1979'da Adams tarafından önerilmiştir. İşlemsel yükselteç, diyot, akım kaynağı ve kondansatör elemanlarından oluşan aktif süzgeç devresi, elektronik olarak ayarlanabilme özelliğine sahiptir. Bu alanda yapılan ilk çalışma olduğu için önemli bir çalışmadır. (Adams 1979). Ancak bu çalışmada Adams sistematik bir sentez yöntemi önermediğinden dolayı bu konuda uzun süre çalışma yapılmamıştır.

Frey tarafından 1993 yılında önerilen durum uzayı sentez yönteminin logaritmik ortam süzgeçlerinin sentezinde kullanılması bu konudaki ikinci önemli basamak olmuştur. (Frey 1993^a). Frey, Adams'ın logaritmik ortamda süzgeç devresi fikri ile Seevinck (1990) tarafından önerilen genlik uygunlaştırma kavramını kullanarak sistematik bir sentez yöntemi sunmuştur. Logaritmik ortam süzgeçlerinin sentezi konusunda yapılan ilk teorik çalışmada tümüyle BJT, kondansatör ve akım kaynağı devre elemanları kullanılarak farklı bir tasarım yapılmıştır. (Frey 1993^a). Bu tasarım Seevinck (1990) ile Tsividis ve diğ. (1990) tarafından önerilen genlik uygunlaştırma ve akım modlu devre özelliği taşıması sebebiyle avantajlı olmuştur. Bu çalışmadan sonra bu konu araştırmacıların ilgisini çekmeye başlamış ve çalışmalar yapılmaya başlanmıştır (Drakakis ve diğ. 1997, El-Gamal ve Roberts 1997, Punzerberger ve Enz 1997, Punzerberger ve Enz 1998, Frey ve Tola 1999).

Logaritmik ortam süzgeçleri Tsividis tarafından 1997 yılında önerilmiş olan ELIN sistemler kategorisindedirler. ELIN sistem, doğrusal olmayan elemanlar kullanıldığı halde, girişi ile çıkışı arasında doğrusal bir ilişki olan sistemdir. (Tsividis 1997). Bu nedenle ELIN sistemlerde her devre bloğunun ayrı ayrı doğrusallaştırılması yerine sistemin doğrusallığı esas alınmıştır.

Frey, doğrusal bir sistemde durum uzayı yöntemi ile üstel eşleme yapmış ve TANH, SINH gibi çeşitli süzgeç tasarımları önermiştir. Bu çalışma, tanh ve sinh fonksiyonlarının açılımındaki üstel eşitlikler ile yapılmış ve devre tasarımında BJT elemanları kullanılarak performansı incelenmiştir (Frey 1993^b, Frey 1996). Yine Frey logaritmik ortamda gyrator tasarlamış ve bu yapı ile yüksek geçiren süzgeç tasarlamıştır (Frey ve Steigerwald 1996). Başka bir çalışmada gm-C yapısı ile logaritmik ortam süzgeci tasarımı yapılmıştır (Mahattanakul ve Toumazou 1997).

BJT'ler ile birlikte, 1996 yılında alan etkili transistörlerle de tasarımlar yapılmaya başlanmıştır. FET elemanları ile süzgeç devrelerinde yeni bir tasarım metodu önerilmiştir (Eskiyerli ve diğ. 1996). 1997 yılında MOSFET elemanları kullanılarak genel bir logaritmik ortam süzgeci tasarlanmış ve doğrusallık analizi yapılarak performansı incelenmiştir (Ngarmnil 1997). Başka bir çalışmada yine MOSFET devre elemanları ile alçak geçiren logaritmik ortam süzgeç devresi, karekök blokları ile tasarlanmıştır (Yu ve diğ. 2000).

Logaritmik ortam süzgeci sentezinde genel olarak iki yöntem kullanılmıştır. Bunlar durum uzayı sentez yöntemi ve işaret akış diyagramı sentez yöntemleridir. İşaret akış diyagramı sentez yöntemi logaritmik ortam süzgeçlerine, farklı araştırmacılar tarafından, çeşitli süzgeç türleri için, farklı derecelerde ve değişik yaklaşım metodlarıyla uygulanmıştır. 1995 yılında yapılan bir çalışmada işaret akış diyagramı yöntemi ile yüksek dereceden bir Chebyshev süzgeci tasarlanmış ve çalışma performansı incelenerek süzgeç devresi fiziksel olarak gerçekleştirilmiştir (Perry ve Roberts 1995, Perry ve Roberts 1996). Benzer şekilde işaret akış diyagramı ile ikinci derece band geçiren logaritmik ortam süzgeci tasarlanmış ve denenmiştir (El-Gamal ve Roberts 1997). Benzer şekilde üçüncü dereceden eliptik bir gerçekleştirilmiştir süzgeç (Psichalinos ve Vlassis 2002).

Durum uzayı sentez yöntemi ilk kez Frey tarafından logaritmik ortam süzgeçlerine uygulanmıştır (Frey 1993a). Bu yöntem logaritmik ortam süzgeci sentezine yeni bir bakış açısı getirmiştir. Bu yöntem bir çok çalışmada, çeşitli logaritmik ortam süzgeci tasarımları için kullanılmıştır (Tola ve Frey 2000). 1998 yılında logaritmik ortam süzgeçlerinin durum uzayı sentezi ve analizi incelenmiş ve performansı değerlendirilmiştir (Frey 1998).

Logaritmik ortam süzgeçleri konusunda yapılan çalışmalar genellikle devre tasarımı ve bunların benzetim programları ile analizlerinin yapılarak performans değerlendirilmesi yapılması şeklinde teorik yapıda gerçekleştirilmiştir. Fakat bu devrelerin aktif elemanlardan oluşması, düşük güç tüketmesi, düşük gerilim değerlerinde çalışması gibi önemli özellikleri deneysel çalışma ihtiyacını ortaya çıkarmıştır. Frey'in gerçekleştirdiği bir deneysel çalışmada ikinci dereceden çok girişli, çok çıkışlı bir logaritmik ortam süzgeci RF uygulamaları için denenmiş ve yüksek frekanslarda iyi performans gösterdiği görülmüştür (Frey 1996). Başka bir deneysel çalışmada sadece NPN BJT'ler kullanılarak yüksek frekans uygulamaları için logaritmik ortam osilatörü tasarlanmış ve gerçekleştirilmiştir (Krishnapura ve Tsividis 2001). Bir kaotik osilatör, logaritmik ortamda tasarlanmış ve deneysel olarak gerçekleştirilmiştir (Toker ve Özoğuz 2001). Sabit disk sürücü uygulamalarında genlik uygunlaştırma tabanlı bir logaritmik ortam süzgecinin kullanılması incelenmiştir (Baki ve El-Gamal 2003). Entegre teknolojisi ve özel elemanlar kullanılmadan yapılan bir deneysel çalışmada birinci dereceden A sınıfı bir logaritmik ortam süzgeci devresinin performansı incelenmiştir (Tola ve diğ. 2004).

Logaritmik ortam süzgeci devrelerinde, diğer elektronik devrelerde olduğu gibi gürültü, bozulma gibi çeşitli istenmeyen etkiler mevcuttur. Logaritmik ortam süzgeçlerine ait genel bir bozulma analizi Tola (2000) tarafından yapılmıştır. 2000 yılında ELIN sistemler için genel bir gürültü analiz metodu önerilmiştir (Toth ve diğ. 2000).

Fark alan tip AB sınıfı devre yapısı genellikle yükselteç devrelerinde kullanılmakta idi. Logaritmik ortam süzgeçlerinin icadı ile AB sınıfı süzgeç devreleri de tasarlanmaya başlamıştır (Seevinck 1990, Frey 1996). AB sınıfı fark alan yapıda logaritmik ortam süzgeçlerine ait genel bir teori sunulmuş ve ispatlanan bir teorem ile neredeyse tüm transfer fonksiyonlarının fark alan tip AB sınıfı devre yapısı kullanılarak logaritmik ortamda gerçeklenebileceği gösterilmiştir (Tola ve Frey 2000).

Fark alan tip AB sınıfi devre yapısı kullanılarak, A sınıfında gerçeklenmesi mümkün olmayan bazı transfer fonksiyonlarının gerçeklenmesinin mümkün olduğu gösterilmiştir (Tola 2000). Durum uzayı sentez yönteminin kullanıldığı başka bir çalışmada birinci dereceden bir logaritmik ortam süzgeci blok şeklinde tasarlanmış ve bu bloklardan iki adet kullanılarak ikinci dereceden band geçiren süzgeç devresi elde edilmiştir (Edwards ve Cauwenberghs 2000).

İstenilen tüm transfer fonksiyonlarının gerçeklenebilmesine imkan tanıyan AB sınıfı fark alan devre yapısının kullanılmaya başlanması ile logaritmik ortam süzgeçlerinin kullanım alanı genişlemiştir. Frey ve Tola tarafından yapılan bir çalışmada AB sınıfı logaritmik ortam süzgeci tasarımı teorisi üzerinde durulmuştur (Frey ve Tola 2000). AB sınıfı fark alan yapıda logaritmik ortam integratörü önerilmiş ve beşinci dereceden Chebyshev yaklaşımına sahip alçak geçiren bir logaritmik ortam süzgeci tasarlanmıştır (El-Masry ve Wu 2000).

Birinci dereceden bir süzgeç transfer fonksiyonu AB sınıfı fark alan yapı kullanılarak MOS türü devre elemanları ile gerçeklenmiştir (De La Cruz-Blas ve diğ. 2004).

Literatürde logaritmik ortam devreleri ile ilgili bu çalışmalardan başka; elektrokardiyogram gibi biyomedikal cihazlar için logaritmik ortam blokları ile tasarlanan analog arayüz devresi tasarımı (Groza ve Farago 2018), biyosensör uygulamaları için bant geçiren logaritmik ortam süzgeci tasarımı (Zhang ve diğ. 2017), akım modlu programlanabilir logaritmik ortam yükselteci tasarımı (Groza ve Cîrlugea 2014), video frekansı uygulamaları için eliptik alçak geçiren logaritmik ortam süzgeci tasarımı (Dindar ve diğ. 2013), Bernoulli hücresi temeliyle tasarlanan sıcaklıktan bağımsız logaritmik ortam süzgeci tasarımı (Thanapitak ve diğ. 2013) gibi çeşitli birçok çalışma bulunmaktadır.

1.2 Tezin Amacı

Tez çalışmasının üç kısım olarak yapılması planlanmıştır. Bunlardan ilki, logaritmik ortamda kayıplı integral alma blokları yardımıyla 2. dereceden tek girişli çok çıkışlı, çok fonksiyonlu süzgeç devresinin gerçekleştirilmesidir. Tasarımda translineer prensibi ve durum uzayı sentez yöntemi kullanılmıştır.

Çalışmanın ikinci kısmında ise yine logaritmik ortamda translineer prensibi ile sinyal işlem bloklarının gerçekleştirilmesi amaçlanmıştır. Bu işlem blokları akım modlu olup skaler ile çarpma, kayıpsız integral alma ve akım toplama bloklarıdır. Bu bloklar kullanılarak n. dereceden herhangi bir transfer fonksiyonu verildiğinde ilgili devrenin gerçeklenmesi sağlanabilecektir. Literatürde translineer prensibi ile yapılmış işlem blokları mevcuttur, ancak bu çalışma ile THD, gürültü, distorsiyon gibi karakteristikleri yönünden performansı daha yüksek işlem devrelerinin gerçekleştirilmesi hedef olarak belirlenmiştir. Ayrıca logaritmik ortamın yüksek sinyal giriş aralığı (dynamic range) özelliği ile daha geniş genlik aralığındaki sinyaller işlenebilecektir.

Üçüncü ve son kısımda ise yine logaritmik ortamda sistematik devre tasarım yöntemleri elde edilmesi amaçlanmıştır.

1.3 Tezin İçeriği

Tezin 4. ve 5. bölümlerinde, 2. derece çok fonksiyonlu logaritmik ortam süzgeci, kayıplı integral alma bloklarının kaskat bağlanması ile gerçeklenmiştir. Kayıpsız (ideal) integral alma bloklarına düşük frekanslı giriş ya da DC giriş uygulandığında kararsız çalıştığı bilindiği için bu yapı yerine kayıplı integral alma blokları tercih edilmiştir (Salivahanan ve Bhaaskaran 2008).

KHN (Kerwin, Huelsman ve Newcomb) blok süzgeç yapısı, kayıpsız integral alma blokları ile gerçeklenmiş 2. dereceden tek girişli çok çıkışlı, çok fonksiyonlu süzgeç devresidir. Bu yapı ile logaritmik ortamda yapılmış çalışmalar bulunmaktadır (Tola ve diğ. 2005). Literatürde logaritmik ortamda kayıplı integral alma blokları ile gerçeklenmiş çok fonksiyonlu süzgeç devresi bulunmamaktadır. Çalışmanın bu kısmı ile kayıplı integral alma blok yapısı kullanılarak logaritmik ortamda 2. dereceden çok fonksiyonlu süzgeç devresinin tasarım yöntemi geliştirilmesi planlanmıştır.

Bölüm 6'da ise logaritmik ortamda akım modlu skaler ile çarpma, integral alma ve akım toplama devrelerinin tasarımı yapılarak düşük güç tüketimi, düşük besleme gerilimi, yüksek sinyal giriş aralığı gibi avantajlara sahip sinyal işlem blokları elde edilebilecektir. Bahsedilen avantajlar, logaritmik ortamda çalışmanın avantajlarıdır. Literatürde akım modlu sinyal işlem blokları bulunmaktadır ancak yapılacak tasarım ile logaritmik ortamın avantajlarından da faydalanılarak yüksek başarımlı sinyal işlem bloklarının elde edilebileceği düşünülmektedir. Böylece gerilim modlu devrelerde işlemsel yükselteç (operational amplifier) elemanı ile yapılan işlem blokları, akım modlu olarak gerçekleştirilmiş olacaktır. Bu durum, tasarımcılara büyük kolaylıklar sağlayacaktır.

Bölüm 7'de ise kayıplı integral alma blokları kullanmak suretiyle ve literatürde oldukça popüler olan Direct-Form I ve Direct-Form II metotları üzerinde değişiklik yapılarak sistematik devre tasarım yöntemleri elde edilmeye çalışılacaktır. Böylece tasarımcılara yeni tasarım yöntemleri sunulmuş olacaktır.

1.3.1 Akım Modlu Devreler

Akım modlu devrelerde tüm uçlar düşük empedansa sahip olduğu için bu uçlara akım vermek küçük gerilim salınımları meydana getirir. Akım modlu devre tasarımı, gerilim modlu devre tasarımından daha kolaydır. Dolayısıyla daha az devre elemanı kullanılır. Böylece daha ucuz ve aktif eleman sayısı az olduğu için daha iyi gürültü performansına sahip devre elde edilebilir.

Akım modlu aktif süzgeçleme, işlemsel transkondüktans yükselteçleri (OTA) gibi akım modlu devre elemanları üretilmeye başladıktan sonra daha yaygın hale gelmiştir. OTA temelde gerilim kontrollü akım yükseltecidir. OTA'lar, işlemsel yükselteçlerden farklı olarak düşük giriş empedansına sahip değildirler. Sonuç olarak çıkış akımı, çıkış geriliminden daha önemlidir. Bir OTA ve bir kondansatör ile temel akım modlu integral alıcı devre elde edilebilir. Bu integral alıcı devre ile OTA-C süzgeç elde edilebilir. Aynı yöntemler kullanılarak daha genel bir süzgeç sınıfı olan Gm-C süzgeç tanıtılmıştır. Gm-C süzgeçler, sürekli zamanlı süzgeçleme alanında en popüler süzgeç tekniği haline gelmiştir (Tsividis 1994, Mahattanakul ve Toumazou 1998). Logaritmik ortam süzgeçleri, Gm-C süzgeçleri ile yapısal olarak benzerdir. Şekil 1.3'te Gm-C süzgeç, Şekil 1.4'te logaritmik ortam süzgeci görülmektedir. Küçük genlikli sinyaller için logaritmik ortam süzgeci, Gm-C süzgecinde olduğu gibi transkondüktans olarak işlem yapmaktadır.



Şekil 1.3: Gm-C / OTA-C süzgeç



Şekil 1.4: Logaritmik ortam süzgeci

1.3.2 Logaritmik Ortam Süzgeçleri

Adams, makalesinde logaritmik ortamda süzme fikrini sunmuştur. Bu makalede doğrusal olmayan bir devrede doğrusal bir transfer fonksiyonu elde edilebileceğini göstermiştir (Adams 1979). Logaritmik ortam süzgeçlerini daha iyi anlamak amacıyla Adams'ın süzgeci gözden geçirilmelidir. Şekil 1.5'te Adams'ın logaritmik ortamda süzme fikrine ait temel devre verilmiştir.

Giriş katında D_1 diyodu üzerinden giriş akımı akıtılarak v_1 giriş gerilimi elde edilmiştir. Daha sonra bu sinyal D_2 diyodu, bir kondansatör ve bir akım kaynağından oluşan logaritmik süzgece uygulanmıştır. Çıkış katı ise D_3 ve D_4 diyotları ile akım kaynağından oluşur ve çıkış akımı buradan elde edilir. Tüm işlemsel yükselteçler ideal kabul edilmiş ve tüm diyotların da ideal ve ileri yönde kutuplandıkları varsayılmıştır. Tüm diyotlar için akım-gerilim ilişkisi yazılırsa aşağıdaki denklemler elde edilir:

$$i_{D_{1}} = i_{i} = I_{s} e^{v_{1}/V_{T}}$$

$$i_{D_{2}} = I_{s} e^{(v_{1}-v_{c})/V_{T}}$$

$$i_{D_{3}} = I_{f} = I_{s} e^{(v_{o}-v_{c})/V_{T}}$$

$$i_{D_{4}} = I_{O} = I_{s} e^{v_{o}/V_{T}}$$
(1.3)

Kondansatör için akım-gerilim ilişkisi yazılırsa;

$$i_c = i_{D_2} - I_f = C.\frac{d}{dt}v_c$$
 (1.4)

Denklem (1.3) ve Denklem (1.4) kullanılarak,

$$\frac{d}{dt}i_o = -\frac{I_f}{V_T C}.i_o + \frac{I_f}{V_T C}.i_i$$
(1.5)

 $\omega_0 = \frac{I_f}{V_T C}$ olarak alınırsa,

$$\frac{d}{dt}i_o = -\omega_0 i_o + \omega_0 i_i \tag{1.6}$$

olarak bulunur.

Denklem (3.4)'e bakılarak bu devrenin kesim frekansı ω_0 olan alçak geçiren süzgeç olduğu anlaşılmaktadır. Devrenin giriş ve çıkış akımları arasındaki ilişki doğrusaldır. Kesim frekansı I_f akımı ile orantılıdır, dolayısıyla süzgecin kesim frekansı elektronik olarak ayarlanabilmektedir. D₁ diyotunu ileri yönde iletimde tutmak için giriş akımına DC bir akım eklenerek giriş akımının sürekli pozitif kalması sağlanmalıdır. Transfer fonksiyonu doğrusal olduğu için eklenen DC akım sadece çıkış sinyalini aynı DC seviyede ötelemektedir.



Şekil 1.5: Adams'ın temel logaritmik ortam süzgeci.

2. TEMEL KAVRAMLAR

2.1 Giriş

Tez çalışmasının bu bölümünde, çalışma süresince kullanılan devre elemanlarının özelliklerinden ve kullanılan temel yöntemler ile kavramlardan bahsedilecektir. Logaritmik ortam süzgeçlerinin ve translineer devrelerin temelini oluşturan elemanlar ve teoremler ile tez çalışmasında kullanılan durum uzayı sentez yöntemi ve blok yapılar ile sentez yöntemleri bu bölümde sunulmuştur.

2.2 BJT

BJT, üç terminalli ve akım-gerilim ilişkisi doğrusal olmayan yarı iletken bir devre elemanıdır. B, C ve E düğümleri sırasıyla BJT'nin baz, kollektör ve emitörünü temsil etmektedir. BJT'ler süzgeç, yükselteç, anahtarlama ve osilatör devrelerinde kullanılırlar. NPN ve PNP olmak üzere iki çeşidi vardır. BJT sembollerinde emitör terminalindeki okun yönü BJT'nin çeşidini gösterir. Şekil 2.1'de NPN ve PNP BJT sembolleri görülmektedir.



Şekil 2.1: BJT sembolleri (a) NPN

(b) PNP

BJT'nin dört çalışma bölgesi vardır: kesim, aktif, doyum ve ters çalışma bölgesi. Tez çalışmasında tüm BJT'ler aktif bölgede çalışacak şekilde kutuplanmıştır. Aktif bölgede çalışan bir NPN BJT'nin emitör akımı ile bazemitör gerilimi ilişkisi aşağıdaki gibidir:

$$i_E = I_s e^{v_{BE}/V_T} . (2.1)$$

Tez çalışmasındaki devre tasarımlarında kullanılan tüm BJT'ler ideal kabul edilmiştir. Bu çalışmada ideal BJT ifadesiyle şu kastedilmiştir: Baz akımı sıfır, ileri yön kazancı β sonsuz, emitör ve kollektör akımları birbirine eşit ve aktif bölgede çalıştığı için kollektör akımıyla baz-emitör gerilimi arasındaki ilişkinin tümüyle üstel olduğu bir BJT. Bu ifadelere ait denklemler aşağıda sunulmuştur.

$$i_{B} = 0$$

$$i_{C} = i_{E} = i_{Q}$$

$$v_{BE} = v_{Q}$$

$$i_{Q} = I_{s} e^{v_{Q}/V_{T}} \Longrightarrow v_{Q} = V_{T} \ln \frac{i_{Q}}{I_{s}}$$
(2.2)

İdeal BJT akımı i_Q olarak ve baz-emitör gerilimi v_Q olarak adlandırılmıştır. Burada I_s BJT'nin saturasyon akımı ve V_T BJT'nin termal gerilimidir. BJT termal gerilimi Denklem (2.3)'te verilmiştir.

$$V_T = \frac{kT}{q} \tag{2.3}$$

Burada k Boltzmann sabiti, T mutlak sıcaklık ve q elektrik yüküdür. Oda sıcaklığında V_T yaklaşık olarak 25.85mV'tur.

2.3 Translineer Çevrim Prensibi

Analog bütünleşik süzgeç devresi alanında eğilim, düşük gerilimli besleme kaynağı kullanımı ve düşük güç tüketimi yönünde olduğu için ciddi zorluklarla karşılaşılmaktadır. Düşük besleme gerilimi, devreden elde edilebilecek en büyük dinamik aralığı ciddi şekilde kısıtlamaktadır. Düşük güç tüketimi ortamında dirençler bütünleşik devre üretimi için fiziksel olarak çok büyük kalmaktadır. Bu durum yüksek frekans ihtiyacı olan durumları daha da karmaşık hale getirmektedir ve süzgeç devrelerinde transfer fonksiyonunun sıklıkla elektronik olarak ayarlanabilir olması istenmektedir.

Sürekli zamanlı süzgeç alanında yukarıda bahsedilen zorlukların aşılabilmesi konusunda *Translineer Süzgeç* yaklaşımı umut vadeden bir yapı

olmuştur. Beklentileri karşılayacağı düşüncesi, Translineer Süzgeç konusunda araştırmaları teşvik etmiş ve bu konu popüler hale gelmiştir (Mulder ve diğ. 1999).

Literatürde statik ve dinamik olmak üzere iki tip translineer çevrim bulunmaktadır. Her iki tip translineer çevrim prensibi de diyot, BJT, zayıf evirtim bölgesinde çalışan MOSFET gibi devre elemanlarının üstel büyük işaret transfer fonksiyonunu temel alır. Tez çalışmasında yarıiletken devre elemanı olarak BJT kullanıldığı için sadece BJT temelli translineer çevrim prensibi anlatılacaktır. Translineer terimi aşağıda eşitliği verilen BJT'nin küçük işaret geçiş iletkenliği katsayısı g_m 'den gelmektedir. Denklem (2.4)'te i_C kollektör akımı, v_{BE} baz-emitör gerilimi ve V_T BJT'nin termal gerilimidir

$$g_m = \frac{\partial i_C}{\partial v_{BE}} = \frac{i_C}{V_T} \,. \tag{2.4}$$

Denklem (2.4) kollektör akımı için geçiş iletkenliğinin doğrusal olduğunu göstermektedir.

Bu prensip hem doğrusal hem de doğrusal olmayan statik transfer fonksiyonlarının; hem doğrusal hem de doğrusal olmayan frekansa bağlı transfer fonksiyonlarının veya diferansiyel denklemlerin gerçeklenmesinde kullanılabilir.

Kısım 2.3.1'de statik translineer çevrim ve Kısım 2.3.2'de dinamik translineer çevrim konuları detaylandırılmıştır.

2.3.1 Statik Translineer Çevrim

Statik translineer prensibi Gilbert tarafından 1975'te formüle edilmiştir (Gilbert 1975). Bu prensip ile doğrusal veya doğrusal olmayan statik transfer fonksiyonları gerçeklenebilmektedir. Tez çalışmasında yarıiletken devre elemanı olarak BJT kullanıldığı için bu kısımda statik translineer prensibi BJT'nin kollektör akımı üzerinden anlatılacaktır. Aktif bölgede çalışan bir ideal BJT'nin kollektör akımı, Denklem (2.2)'de verilmişti.

Bu prensipte ileri yönde kutuplanmış tüm BJT'lerin bir çevrim içerisinde

bulunduğu varsayılır. Örneğin dört BJT'den oluşan bir çevrim Şekil 2.2'de gösterilmiştir. Şekilden görüleceği üzere BJT'lerin baz-emitör gerilimleri bir çevrim oluşturmaktadır. Benzer olarak bir çevrimde N+M sayıda BJT olduğu varsayılırsa Kirchhoff'un gerilim kanunu kullanılarak aşağıdaki formül yazılabilir:

$$\sum_{n=1}^{N} v_n = \sum_{m=1}^{M} v_m \tag{2.5}$$

Burada *N* saat yönündeki eklemlerin sayısını, *M* saat yönünün tersindeki eklemlerin sayısını göstermektedir. Bu denklemde *N*'nin *M*'ye eşit olduğu varsayılmaktadır. BJT'lerin ideal olduğu varsayılarak ve Denklem (2.2)'deki ideal BJT'ye ait akım-gerilim formülü kullanılarak, Denklem (2.5) şu şekilde yazılabilir:

$$\sum_{n=1}^{N} V_T \ln \frac{i_n}{I_s} = \sum_{m=1}^{M} V_T \ln \frac{i_m}{I_s}$$

$$\Rightarrow \prod_{n=1}^{N} i_n = \prod_{m=1}^{M} i_m$$
(2.6)

Şekil 2.2'de bu prensip N = M = 2 olan basit bir çevrimde gösterilmiştir. Basit olması için devrenin ilgilenilen kısmı çizilmiş, diğer kısımları ise kesikli çizgilerle gösterilmiştir. Translineer prensibi, Denklem (2.6) kullanılarak dört BJT'ye ait akım ilişkisi şu şekilde yazılabilir:

$$i_{Q_1}i_{Q_2} = i_{Q_3}i_{Q_4} \tag{2.7}$$



Şekil 2.2: Dört BJT'li translineer çevrim

2.3.2 Dinamik Translineer Çevrim

Statik translineer çevrim frekanstan bağımsız transfer fonksiyonları ile sınırlıdır. Translineer çevrime kondansatör eklenirse, doğrusal süzgeçler gibi diferansiyel denklem oluşturan transfer fonksiyonları ve ayrıca osilatör, faz kilitleme devreleri gibi doğrusal olmayan diferansiyel denklem oluşturan transfer fonksiyonları gerçeklenebilir. Bu ifade, yapılandırılmış analiz ve sentez açısından belirgin bir avantaj olduğu kanıtlanmış olan bu devrelere ait translineer doğasını vurgulamaktadır. Bu yeni tip devreleri temel alan prensip, dinamik translineer prensip olarak isimlendirilir.

Şekil 2.3'te örnek bir dinamik translineer çevrim devresi görülmektedir. Akım modlu bu devre, kollektör akımı i_C ve kondansatör akımı i_{CAP} ile tanımlanabilir. DC gerilim kaynağı V_{SABIT} kondansatör akımına etki etmemektedir. Kondansatör akımı Denklem (2.2)'nin zamana göre türevi alınarak elde edilebilir. Denklem (2.8)'de kollektör akımı i_C üzerindeki nokta zamana göre türev alındığını belirtmektedir.

$$i_{CAP} = CV_T \frac{i_C}{i_C}$$
(2.8)

$$CV_T \dot{i}_C = \dot{i}_{CAP} \dot{i}_C \tag{2.9}$$

Denklem (2.8) düzenlenerek elde edilen Denklem (2.9) doğrudan dinamik translineer çevrim prensibini tanımlamaktadır: *bir akımın zamana göre türevi, akımlardan elde edilen bir eşleştirme fonksiyonu olarak yazılabilir*. Denklem (2.9)'un sağ tarafı statik translineer çevrim prensibi ile gerçeklenebilir (Mulder ve diğ. 1999).



Şekil 2.3: Dinamik translineer çevrim prensibi 17

2.4 Devrelerin Çıkış Katlarına Göre Sınıflandırılması

Çıkış katlarına göre sınıflandırma, devreye giriş sinyali uygulandığı durumda BJT kollektör akımının dalga şekline göre yapılır (Sedra ve Smith 2009).

Şekil 2.4'te örnek bir A sınıfı yükselteç devresi görülmektedir. A sınıfı çıkış katının dalga şekli Şekil 2.5'te gösterilmiştir. BJT'ler giriş akımının genliğinden daha büyük bir akımla kutuplanmış durumdadır. Böylece A sınıfı çıkış katında bulunan bir BJT giriş sinyalinin tüm çevrimi boyunca iletimdedir, yani iletim açısı 360°'dir.



Şekil 2.4: A sınıfı yükselteç devresi (Sedra ve Smith 2009)



Şekil 2.5: A sınıfı yükselteç devresine ait çıkış akımının grafiği 18

Şekil 2.6'da örnek bir B sınıfı yükselteç devresi görülmektedir. B sınıfı çıkış katından elde edilen çıkış akımının dalga şekli Şekil 2.7'de görülmektedir. BJT, sıfır DC akımla kutuplanmış durumdadır. B sınıfı çıkış katında bulunan bir BJT, giriş akımının yarım çevriminde iletimdedir, yani iletim açısı 180°'den küçüktür. Negatif olan diğer yarım çevrimde ise B sınıfı çalışan başka bir BJT ile sinüzoidal sinyal sağlanmış olur.



Şekil 2.6: B sınıfı yükselteç devresi (Sedra ve Smith 2009)



Şekil 2.7: B sınıfı yükselteç devresine ait çıkış akımının grafiği

Şekil 2.8'de örnek bir fark alan tip AB sınıfı yükselteç devresi görülmektedir. Fark alan tip AB sınıfı çıkış katının dalga şekli Şekil 2.9'da sunulmuştur. AB sınıfı; A sınıfı ve B sınıfı arasındaki bir ara sınıf olup BJT sinüzoidal sinyalin akımının tepe değerinden daha büyük bir akımla kutuplanmıştır. Sonuç olarak Şekil 2.9'da görüldüğü gibi BJT yarım periyoddan biraz daha uzun süre iletimde olacaktır. Bu durumda iletim açısı 180°'den büyük ancak 360°'den çok daha küçük olacaktır. AB sınıfı çıkış katı negatif yarım periyoddan biraz daha uzun süre iletimde olan başka bir BJT'ye daha sahiptir. Bu iki BJT'nin akımları yük üzerinde birleştirilir. Böylece giriş akımının sıfır geçiş durumlarında iki BJT de iletimde olur.

Sonuç olarak elde edilen fark alan tip AB sınıfı devre küçük sinyaller için A sınıfı devrenin kalitesine, büyük sinyaller için B sınıfı devrenin verimine sahip olur.



Şekil 2.8: Fark alan tip AB sınıfı yükselteç devresi (Sedra ve Smith 2009)



Şekil 2.9: Fark alan tip AB sınıfı yükselteç devresine ait çıkış akımının grafiği

Bu çalışmada A sınıfı ve fark alan tip AB sınıfı çıkış katına sahip devreler tasarlanmıştır.

2.5 Companding

Logaritmik ortam süzgeçleri işaret işleme için *companding* adı verilen bir yöntemi kullanır (Tsividis ve diğ. 1990). Companding ismi **com**press-sıkıştırma ve ex**pand**-genişletme kelimelerinden türetilmiştir. Bu yöntemde giriş akımı BJT üzerinden akıtılarak sıkıştırılmaktadır. Bir BJT'nin emitör-baz gerilimi, BJT üzerinden akımın logaritmik bir fonksiyonudur. Çıkış akımı ise yine bir BJT yardımıyla çıkış geriliminin üstel bir fonksiyonu olmaktadır. Giriş ve çıkış fonksiyonları birbirinin tersi olduğu için transfer fonksiyonunun doğrusallığı etkilenmemektedir. İşaret işlemede companding tekniği geniş bir giriş sinyali dinamik aralığı sunmaktadır (Tsividis ve diğ. 1990). Companding işlemi genel olarak Şekil 2.10'daki çizim ile özetlenebilir.



Şekil 2.10: Companding işlemi

2.6 Eşleştirilmiş Durum Uzayı Sentez Yöntemi

Bu çalışmada tasarlanan devrelerin sentezi için Frey'in (Frey 1998) genel durum uzayı yöntemi kullanılacaktır. Bu yöntemi anlamak için önce logaritmik ortam süzgeçlerinin alt kategorisi olduğu *eşleştirilmiş durum uzayı* (Mapped State Space) süzgeçleri hakkında bilgi verilecektir. Mapped State Space (MSS) süzgeçler girişlere ve durum değişkenlerine uygun eşleştirme fonksiyonları uygulanarak sentezlenebilir (Tola 2000).

MSS süzgeci sentezi için ilk olarak uygun sistem denklemleri elde edilir. Doğrusal bir süzgecin genel durum uzayı gösterimi Denklem (2.10)'daki gibidir:

$$\frac{d}{dt}\vec{x} = A\vec{x} + \overline{B}u$$

$$y = \overline{P}^{T}\vec{x} + Du$$
(2.10)

Burada x, $(N \times 1)$ boyutlu durum değişkenleri vektörü, u skaler giriş, y skaler çıkıştır. A, $(N \times N)$ boyutlu bir katsayı matrisi, B ve P $(N \times 1)$ boyutlu vektörler, D skaler katsayı ve üst indis T transpozu göstermektedir. Anlaşılabilirlik açısından tek girişli, tek çıkışlı sistem sentezi yapılmıştır. Bu yöntemle çok girişli, çok çıkışlı sistemler de sentezlenebilir. Denklem (2.10)'dan elde edilecek transfer fonksiyonu Denklem (2.11)'deki gibidir.

$$H(s) = \frac{Y(s)}{U(s)} = \overline{P}^{T} (sI - A)^{-1} \overline{B} + D$$
(2.11)

Bir sonraki işlem durum değişkenlerine ve giriş değişkenine eşleşme fonksiyonu uygulanmasıdır.

$$u = f(v_0),$$

 $x_i = f(v_i), \ i = 1, 2, ..., N.$
(2.12)

Her durum değişkeni için farklı bir eşleşme fonksiyonu seçilebilir. Ancak burada bu eşleşme fonsiyonlarının aynı olduğu varsayılmıştır. f fonksiyonu, gerçel sayılardan gerçel sayılara birebir eşleşme fonksiyonudur. Ayrıca sonlu v_i için ffonksiyonunun türevi sıfır değildir.

Buraya kadar olan kısımda genel olarak MSS süzgeçlerin durum uzayı sentez yöntemi ile nasıl tasarlanacağı anlatılmıştır. Farklı f eşleştirme fonksiyonları ile farklı tür devre tasarımları yapılabilir ve tasarlanan devreler f eşleştirme fonksiyonunun ters fonksiyonuna göre isimlendirilir. Örneğin f^{-1} fonksiyonu tanh ise elde edilen devre tanjant hiperbolik ortam devresi olarak, f^{-1} fonksiyonu sinh ise elde edilen devre sinüs hiperbolik ortam devresi olarak, f^{-1} fonksiyonu logaritmik ise elde edilen devre logaritmik ortam devresi olarak isimlendirilir.

Tez çalışmasında logaritmik ortamda devre sentezi yapılacağı için durum uzayı yöntemi kullanılarak logaritmik ortam süzgeci tasarımı ile ilgili detaylı bilgi Kısım 3.5'te verilecektir.
2.7 Sistem Gerçekleştirme

Bu kısımda herhangi bir N. dereceden transfer fonksiyonunun gerçeklenmesi için gerekli sistematik metotlardan bahsedilecektir. Pay ve paydanın dereceleri eşit (M=N) olan genel transfer fonksiyonu Denklem (2.13)'te verilmiştir.

$$H(s) = \frac{b_0 s^N + b_1 s^{N-1} + \dots + b_{N-1} s + b_N}{s^N + a_1 s^{N-1} + \dots + a_{N-1} s + a_N}$$
(2.13)

Sistem gerçeklenmesi temel olarak bir sentez problem olduğu için bu işlemin tek bir yöntemi yoktur. Verilen bir transfer fonksiyonu birçok yolla gerçeklenebilir. H(s) transfer fonksiyonu, integral alıcı bloklar, toplama ve çarpma blokları yardımıyla gerçeklenebilir (Lathi 2010). Transfer fonksiyonundan blok diyagramı elde edebilmek için çeşitli yöntemler bulunmakla beraber, tez çalışmasının devam eden kısımlarında bu çalışmada kullanılan kontrol edilebilir kanonik form ile direct form I ve direct form II anlatılacaktır.

2.7.1 Kontrol Edilebilir Kanonik Form

$$H(s) = \frac{b_0 s^N + b_1 s^{N-1} + \dots + b_{N-1} s + b_N}{s^N + a_1 s^{N-1} + \dots + a_{N-1} s + a_N}$$
(2.14)

Denklem (2.14)'te verilen n. dereceden transfer fonksiyonunun genel gerçeklenme şekli Şekil 2.11'de sunulmuştur. Bu yöntem kontrol edilebilir kanonik form (controller canonical form) ya da direct-form olarak adlandırılan iki kanonik formdan biridir. Diğer yöntem olan gözlemci kanonik form (observer canonical form) ise tez çalışması kapsamında değildir. n. dereceden bir transfer fonksiyonunun gerçeklenmesi için n adet integral alıcı gerekmektedir. Kontrol edilebilir kanonik form ile sistem tasarımı prosedürü Şekil 2.11'de görüldüğü gibi sistematik ve basittir.



Şekil 2.11: n. dereceden transfer fonksiyonunun gerçeklenmesi (Lathi 2010)

Şekil 2.11 incelendikten sonra bu prosedür aşağıdaki maddeler halinde özetlenebilir:

- Girişe bir toplama bloğu çizilir ve n adet kayıpsız integral alma bloğu ile kaskad bağlanır.
- 2. Her kayıpsız integral alma bloğunun çıkışından girişteki toplama bloğuna *n* adet geri besleme bloğu bağlanır. İşaretleri negatif olmak üzere *n* adet geri besleme bloğunun katsayıları sırasıyla $a_0, a_1, a_2, ..., a_{n-1}$ 'dir.
- 3. Çıkıştaki toplama bloğuna n adet kayıpsız integral alma bloğunun çıkışı ile girişteki toplama bloğunun çıkışı yani toplam n+1 ileri besleme bloğu bağlanır. İşaretleri pozitif olmak üzere n+1 ileri besleme bloğunun katsayıları sırasıyla $b_0, b_1, b_2, ..., b_n$ 'dir.

 $a_n=1$ kabul edilerek yukarıdaki işlemler yapılır; dolayısıyla sistem gerçeklenmesinde herhangi bir yerde a_n katsayısı görülmemektedir. Eğer $a_n\neq 1$ ise H(s) transfer fonksiyonunun hem payı hem de paydası a_n 'e bölünerek normalize edilmelidir (Lathi 2010).

2.7.2 Direct-Form I ile Sistem Gerçekleştirme

Denklem (2.13), aşağıdaki denklemdeki gibi gösterilebilir.

$$H(s) = \frac{b_0 s^N + b_1 s^{N-1} + \dots + b_{N-1} s + b_N}{s^N + a_1 s^{N-1} + \dots + a_{N-1} s + a_N}$$
$$H(s) = \underbrace{\left(b_0 + \frac{b_1}{s} + \dots + \frac{b_{N-1}}{s^{N-1}} + \frac{b_N}{s^N}\right)}_{H_1(s)} \underbrace{\left(\frac{1}{1 + \frac{a_1}{s} + \dots + \frac{a_{N-1}}{s^{N-1}} + \frac{a_N}{s^N}\right)}_{H_2(s)}}_{H_2(s)}.$$
 (2.15)

H(s) transfer fonksiyonu Şekil 2.12'de görüldüğü gibi birbirine kaskad bağlı iki transfer fonksiyonu ile gerçeklenebilir.



Şekil 2.12: Bir transfer fonksiyonunun iki adımda gerçeklenmesi (direct-form I) Şekil 2.12'de $H_1(s)$ bloğunun çıkışı $W(s)=H_1(s).X(s)$ olarak verilmiştir ve

$$W(s) = \left(b_0 + \frac{b_1}{s} + \dots + \frac{b_{N-1}}{s^{N-1}} + \frac{b_N}{s^N}\right) X(s)$$
(2.16)

olmaktadır.

Aynı şekilde $H_2(s)$ bloğunun çıkışı $Y(s)=H_2(s)$. W(s) olarak verilmiştir ve

$$W(s) = \left(1 + \frac{a_1}{s} + \dots + \frac{a_{N-1}}{s^{N-1}} + \frac{a_N}{s^N}\right) Y(s)$$
(2.17)

olmaktadır.

İlk önce $H_1(s)$ için gerekli işlemleri yapacağız. Denklem (2.16)'e göre W(s) çıkışı $(b_0 X(s))$ ile $(b_1 (X(s)/s)), \dots, (b_{N-1} (X(s)/s^{N-1})), (b_N (X(s)/s^N))$ toplanarak gerçeklenebilmektedir. Bir integral alma bloğunun transfer fonksiyonu 1/s olduğu için $(X(s)/s), \dots, (X(s)/s^{N-1}), (X(s)/s^N)$ sinyalleri x(t) girişinin ardışık olarak integralinin alınmasıyla elde edilebilir. Şekil 2.13'nin sol yarısında $H_1(s)$ 'in gerçeklenmiş hali görülmektedir.

Sonraki adımda Denklem (2.17)'da tanımlanan $H_2(s)$ gerçeklenecektir. Denklem (2.17) aşağıdaki şekilde yeniden düzenlenebilir.

$$Y(s) = W(s) - \left(\frac{a_1}{s} + \dots + \frac{a_{N-1}}{s^{N-1}} + \frac{a_N}{s^N}\right) Y(s)$$
(2.18)

Y(s) çıkışını elde etmek için W(s)'ten $(a_1 (Y(s)/s)),..., (a_{N-1} (Y(s)/s^{N-1})),$ $(a_N (Y(s)/s^N))$ çıkarılmalıdır. Y(s) çıkışının ardışık olarak integralinin alınması ile gerekli olan $Y(s)/s,..., Y(s)/s^{N-1}, Y(s)/s^N$ sinyalleri elde edilir. Böylece sistemin çıkışı olan Y(s), Denklem (2.18) kullanılarak gerçeklenebilir. Bu durum Şekil 2.13'nin sağ yarısında görülmektedir. Bu yöntem Direct Form I olarak isimlendirilir. Bu işlemde N. dereceden bir transfer fonksiyonunun gerçeklenmesi için 2N adet integral alıcı bloğa ihtiyaç duyulmaktadır (Lathi 2010).



Şekil 2.13: N. dereceden DZD SZ bir sistemin direct-form I ile gerçeklenmesi (Lathi 2010)

2.7.3 Direct-Form II ile Sistem Gerçekleştirme

Direct form I'den farklı olarak sistem gerçeklenirken Şekil 2.12'deki durumun tersi ile H(s) transfer fonksiyonu elde edilir. DZD sistemlerin transfer

fonksiyonları kaskad bağlanırken değişme özelliğine sahip olduğu için Şekil 2.12'de $H_1(s)$ ile $H_2(s)$ yer değiştirebilir. Bu durum Şekil 2.14'te sunulmuştur.



Şekil 2.14: Bir transfer fonksiyonunun iki adımda gerçeklenmesi (direct-form II)

 $H(s)=H_2(s)H_1(s)$ olarak değiştirildiğinde V(s) ve Y(s) aşağıdaki denklemlerdeki gibi elde edilir:

$$V(s) = X(s) - \left(\frac{a_1}{s} + \dots + \frac{a_{N-1}}{s^{N-1}} + \frac{a_N}{s^N}\right) V(s), \qquad (2.19)$$

$$Y(s) = \left(b_0 + \frac{b_1}{s} + \dots + \frac{b_{N-1}}{s^{N-1}} + \frac{b_N}{s^N}\right) V(s) .$$
 (2.20)

Denklem (2.19) ve (2.20) kullanılarak elde edilen blok diyagramı Şekil 2.15 (a)'da sunulmuştur. Burada V(s) sinyalinin her iki kısımda da ardışık olarak integralinin alınması dikkat çekmektedir. Bu durum bize sadeleştirme imkânı sunmaktadır. Sadeleşmiş blok diyagramı Şekil 2.15 (b)'de görülmektedir. Yani bu yöntemde N. dereceden bir transfer fonksiyonunun gerçeklenebilmesi için N adet integral alıcı bloğa ihtiyaç duyulmakta ve dolayısıyla direct form I yöntemine göre devre tasarımı daha kolay olmaktadır. Bu yöntem ile sistem gerçeklenmesi işlemine direct form II adı verilir (Lathi 2010).



Şekil 2.15: N. dereceden DZD SZ bir sistemin direct-form II ile gerçeklenmesi (a) orijinal hali (b) sadeleşmiş hali (Lathi 2010)

2.8 Sonuç

Bu bölümde, tez çalışmasında kullanılmış olan devre elemanları, translineer çevrim prensibi, companding yöntemi ile sinyal işleme, devrelerin çıkış katına göre sınıflandırılması, durum uzayı sentez yöntemi, blok diyagramları ile sistem gerçekleştirme yöntemleri anlatılmıştır.

İlk kısımda BJT'nin karakteristiği hakkında bilgi verilmiştir. Sonrasında translineer çevrim prensibi ile tipleri, statik translineer çevrim ve dinamik translineer çevrim detaylandırılmıştır. Tez çalışmasındaki süzgeç devreleri A sınıfı ve fark alan tip AB sınıfı devre katları kullanılarak tasarlandığı için çıkış katlarına göre devrelerin sınıflandırılması konusu anlatılmıştır.

Çalışmadaki süzgeç devrelerinin sentezinde durum uzayı sentez yöntemi kullanılmış ve Kısım 2.5'te bu konuya yer verilmiştir. Son kısımda ise *N*. dereceden herhangi bir transfer fonksiyonu verildiğinde bunun blok diyagramı yöntemi ile nasıl gerçeklenebileceği sunulmuştur.

Sonuç olarak bu bölümde anlatılan devre elemanları, prensipler ve yöntemler ile tez çalışmasının temeli oluşturulmuştur.

3. TEMEL DEVRE TASARIM YÖNTEMLERİ

3.1 Giriş

Çalışmanın bu bölümünde tezde kullanılan temel devrelerin tasarımları yapılacaktır. Fark alan tip AB sınıfı devre tasarımında giriş akım ayırıcı devresine ihtiyaç duyulmaktadır. Aynı zamanda akım aynaları, akım çarpma devreleri, çarpma-integral alma devresi, kayıplı integral alma devresi tez çalışmasında sık sık ihtiyaç duyulacak devrelerdir. Bu temel devre tasarımları çalışmada ihtiyaç olunan yerde kullanılarak aynı devre tasarımlarının farklı bölümlerde kullanılmasıyla tekrara düşülmesi engellenmiş olacaktır.

3.2 Giriş Akım Ayırıcı Devresi

Fark alan tip AB sınıfı devrelerde giriş akımı u, akım ayırıcı olarak isimlendirilen bir devre ile işlenmelidir. Bu devre herhangi bir giriş akımını u_L ve u_R olmak üzere ve farkları giriş akımına eşit olmak şartıyla bir çift akım sağlar. Bu devrede çıkışların her zaman pozitif olma şartını sağlamak için DC seviye öteleme özelliği bulunmaktadır. Şekil 3.1'deki devre translineer prensibi ile Tola ve Frey tarafından tasarlanmıştır (Tola ve Frey 2000).



Şekil 3.1: Giriş akım ayırıcı devresi (Tola ve Frey 2000)

BJT'lerin ideal olduğu varsayılarak ve translineer prensibi kullanılarak Şekil 3.1'deki devre analiz edilirse Denklem (3.1)'de görülen sonuçlar elde edilir.

$$u_{L}u_{R} = I_{f}^{2}$$

$$u_{L} = \frac{1}{2}\sqrt{u^{2} + 4I_{f}^{2}} + \frac{1}{2}u$$

$$u_{R} = \frac{1}{2}\sqrt{u^{2} + 4I_{f}^{2}} - \frac{1}{2}u$$

$$(3.1)$$

Akım ayırıcı devresinin PSpice benzetim programı analizi yapılarak u_L , u_R , u ve u_L - u_R sinyallerinin zaman ortamı analizleri Şekil 3.2 ve Şekil 3.3'teki gibi elde edilmiştir. Akım ayırıcı devresini benzetimi yapılırken BJT'lerin ideal olduğu varsayılmış ve ileri yön akım kazançları BF=100000 olarak alınmıştır. Ayrıca I_f =10µA ve u=0.1sin($\omega_i t$)µA olarak alınmıştır. Frekans 500kHz olarak seçilmiştir.



Şekil 3.2: (a) *u_L* sinyalinin zaman ortamı çıktısı

(b) *u_R* sinyalinin zaman ortamı çıktısı



Şekil 3.3: (a) u sinyalinin zaman ortamı çıktısı

(b) *u*_L-*u*_R sinyalinin zaman ortamı çıktısı

Şekil 3.3'te görüldüğü gibi u giriş sinyali akım ayırıcı devresine uygulandığında çıkışındaki sinyallerin farkı, yani u_L - u_R yine giriş sinyalini yani u sinyalini vermektedir.

Sonuç olarak akım ayırıcı devre girişine uygulanan sinyali, farkları yine giriş sinyalini verecek şekilde iki ayrı pozitif parçaya ayırmaktadır.

3.3 Akım Aynası Devreleri



Şekil 3.4: Basit NPN BJT akım aynası

NPN BJT ile tasarlanmış olan temel akım aynası Şekil 3.4'te sunulmuştur (Sedra ve Smith 2009). Burada BJT'lerin baz akımları, akım aynasının akım transfer oranında hataya sebep olmaktadır. Ayrıca Q_1 ve Q_2 BJT'lerinin emitörbaz alanları ile tanımlanmış olan akım transfer oranı da önem taşımaktadır.

Eğer BJT'lerin ileri yön akım kazancı β 'nın yeterince büyük olduğu varsayılırsa baz akımları ihmal edilebilir duruma gelecektir. I_{REF} referans akımı diyot şeklinde bağlı Q_1 üzerinden akacak ve V_{BE} gerilimini oluşturacaktır. Bu gerilim Q_2 'yi iletime geçirecektir. Eğer Q_1 ve Q_2 BJT'lerinin emitör-baz eklem alanlarının eşdeğer olduğu varsayılırsa her iki BJT'nin I_S akımları da eşit hale gelir. Sonuç olarak Q_1 ve Q_2 BJT'lerinin kollektör akımları eşit olur.

$$I_o = I_{REF} \tag{3.2}$$

Bu durumun gerçekleşmesi için, Q_2 aktif bölgede çalışmalıdır. Yani kollektör gerilimi V_0 , emiter geriliminden 0,3V veya daha yüksek olmalıdır.

Tez çalışmasındaki bazı bloklarda akım kazançları beklenenden düşük çıktığı için devrelerdeki bazı BJT'lerin emitör-baz eklem alanlarında küçük değişiklikler yapılarak akım aynalarının akım transfer oranları düzenlenmiştir. Bu işlem için eğer akım aynalarında birim akım transfer oranından farklı bir oran isteniyorsa, örneğin k değişkeni ile isimlendirelim, Q_2 'nin emitör-baz eklem alanı, Q_1 'in k katı olmalıdır. Bu durumda

$$I_o = k I_{REF} \tag{3.3}$$

olur (Sedra ve Smith 2009).

Genel olarak akım transfer oranı aşağıdaki denklem ile verilebilir,

$$\frac{I_o}{I_{REF}} = \frac{I_{s2}}{I_{s1}} = \frac{Q_2 \text{ emitör-baz eklem alanı}}{Q_1 \text{ emitör-baz eklem alanı}}$$
(3.4)

Yukarıda bahsedilen özellikler NPN BJT için geçerli olup benzer işlemler Şekil 3.5'te görülen PNP BJT akım aynası için de geçerlidir (Sedra ve Smith 2009).



Şekil 3.5: Basit PNP BJT akım aynası

3.4 Skaler ile Çarpma Devresi

Bu devre tasarlanırken gerilim izleyici devresinden esinlenilmiştir (Roberts ve Leung 2000). Akım çarpma devresinin tasarımında translineer dönüşüm prensibi kullanılmıştır (Gilbert 1975). Tasarlanan akım çarpma devresinin giriş çıkış ilişkisi aşağıdaki denklemde verilmiştir.

$$v_{BE1} + v_{BE2} = v_{BE3} + v_{BE4}$$

$$V_T \ln \frac{i_{Q1}}{I_s} + V_T \ln \frac{i_{Q2}}{I_s} = V_T \ln \frac{i_{Q3}}{I_s} + V_T \ln \frac{i_{Q4}}{I_s}$$

$$e^{V_T \ln \frac{i_{Q1}}{I_s}} + e^{V_T \ln \frac{i_{Q2}}{I_s}} = e^{V_T \ln \frac{i_{Q3}}{I_s}} + e^{V_T \ln \frac{i_{Q4}}{I_s}}$$

$$i_{Q1}i_{Q2} = i_{Q3}i_{Q4}$$

$$i_{IN}I_{DC1} = I_{DC2}i_{OUT}$$

$$i_{OUT} = \frac{I_{DC1}}{I_{DC2}}i_{IN}.$$
(3.6)

Şekil 3.6: Skaler ile çarpma devresi

3.5 Logaritmik Ortam Süzgeçlerinin Durum Uzayı Yöntemi ile Sentezi

Tez çalışmasında logaritmik ortam süzgeçleri üzerine çalışılacağı için Kısım 2.6'da verilen genel yöntemin logaritmik ortam süzgeçlerine uygulanması hakkında bilgi verilecektir.

Denklem (2.12)'deki eşleşme fonskiyonları Denklem (2.10)'un ilk satırına uygulanırsa ve her satır Denklem (3.7)'deki ifade ile çarpılırsa Denklem (3.8)'deki eşitlikler elde edilir.

$$\frac{C_i}{\frac{d}{dv_i}f(v_i)} \tag{3.7}$$

$$C_{i}\dot{v}_{i} = \left[\sum_{j=1}^{N} \frac{C_{i}A_{ij}}{\frac{d}{dv_{i}}f(v_{i})} f(v_{i})\right] + \frac{C_{i}B_{i}}{\frac{d}{dv_{i}}f(v_{i})} f(v_{0})$$

$$i = 1, 2, ..., N.$$
(3.8)

Denklem (3.8) bazı devre elemanlarının uç denklemleri olarak ele alınabilir. v_i , bir devrede *i*. düğüme ait uç gerilimi olarak ele alınırsa, denklemin sol tarafı bir ucu *i*. düğüme, diğer ucu toprağa bağlı bir kondansatörden akan akımı ifade eder. Aynı şekilde Denklem (3.8)'in sağ tarafındaki ifadeler, bu kondansatör üzerinden akan akımların toplamı şeklinde ifade edilebilir. Bu akımlar, gerilim kontrollü akım kaynakları ya da geçiş iletkenliği (transconductance) olarak düşünülebilir. Bu ifadeler bazı devre elemanları ile gerçeklenerek devre elde edilir (Tola 2000).

Benzer şekilde Denklem (3.8)'in ikinci satırı bir ucu (N+1). düğüme, diğer ucu toprağa bağlı olan v_{N+1} gerilimine sahip sabit bir akım kaynağı olarak ele alınabilir. Bu durumda çıkış sinyali y, bu kaynağa doğru akan akımdır. Yani (N+1). düğüme ait düğüm denklemi Denklem (3.9)'daki gibi yazılabilir.

$$y = \left[\sum_{j=1}^{N} \frac{\hat{P}}{\frac{d}{dv_{N+1}}} f(v_{j})\right] + \frac{\hat{D}}{\frac{d}{dv_{N+1}}} f(v_{0})$$
$$\hat{P}_{j} = P_{j} \frac{d}{dv_{N+1}} f(v_{N+1})$$
$$\hat{D} = D \frac{d}{dv_{N+1}} f(v_{N+1})$$
(3.9)

Burada v_{N+1} gerilimi biçimsel olarak benzerlik için kullanılmıştır. İşlemlerin basitleşmesi için sıfır seçilebilir. Ayrıca \hat{P} vektörünün elemanları ve \hat{D} skaler katsayısı, çıkış denklemlerinin, geriye kalan N denkleme benzer olması için değiştirilmiştir. Bu N+1 denklemi gerçeklemek için çıkış akımı Denklem (3.10)'da verilen doğrusal olmayan transkondüktans elemanı bulunmalıdır.

$$i_{cikis} = K_{ij} \frac{f(v_j)}{\frac{d}{dv_i} f(v_i)}$$
(3.10)

Burada K_{ij} sabit bir sayıdır. i=j seçilirse devre daha basit hale gelir. Buradaki önemli husus doğrusal olmayan bir eşleşme fonksiyonu kullanıldığı halde giriş çıkış ilişkisinin doğrusal kalmasıdır (Tola 2000).

Her durum değişkenine ve girişe Denklem (3.11)'deki eşleşme fonksiyonları uygulanır.

$$u = I_{st} e^{v_0/V_T} x_i = I_{st} e^{v_i/V_T} i = 1, 2, ..., N.$$
(3.11)

Denklem (3.10) ve Denklem (3.11) kullanılarak Denklem (3.12) elde edilir.

$$C_{i}\dot{v}_{i} = \left[\sum_{j=1}^{N} C_{i}A_{ij}V_{T}e^{(v_{j}-v_{i})/V_{T}}\right] + C_{i}B_{i}V_{T}e^{(v_{0}-v_{i})/V_{T}}$$

$$i = 1, 2, ..., N.$$
(3.12)

Benzer şekilde çıkış sinyali için Denklem (3.13) elde edilir.

$$y = \left[\sum_{j=1}^{N} P_{j} I_{st} V_{T} e^{v_{i}/V_{T}}\right] + D I_{st} V_{T} e^{v_{0}/V_{T}}$$
(3.13)

 I_{st} devrenin çıkış katının yapısını etkilemektedir. Bu çalışmada I_{st} BJT'lerin saturasyon akımı I_s olarak alınacaktır (Tola 2000).

Logaritmik ortam süzgeçleri için durum uzayı sentezi yöntemi aşağıdaki gibi özetlenebilir:

1. Süzgeç için uygun durum uzayı tanımlaması bulunur.

2. Giriş ve durum değişkenleri için üstel dönüşüm fonksiyonları yapılır.

3. Denklemler düzenlenerek uç denklemleri elde edilir.

4. Devre BJT'lerle, bir ucu topraklanmış kondansatörlerle ve akım kaynaklarıyla tasarlanır.

3.6 Kayıplı İntegral Alma Devreleri

3.6.1 A Sınıfı Kayıplı İntegral Alma Devresi

Kayıplı integral alma devresinin A sınıfı logaritmik ortamda, genel durum uzayı sentez yöntemi kullanılarak tasarım adımları literatürde bulunmaktadır. Aşağıdaki denklemde doğal frekansı ω_0 olan kayıplı integral alma devresinin transfer fonksiyonu sunulmuştur.

$$H(s) = \frac{Y(s)}{U(s)} = \frac{\omega_0}{s + \omega_0}$$
(3.14)

Denklem (3.14)'ün durum uzayı gösterimi; x durum değişkeni, u_0 giriş sinyali, y çıkış sinyali olmak üzere

$$\dot{x} = -\omega_0 x + \omega_0 u_0, \qquad (3.15)$$

$$y = x \tag{3.16}$$

şeklinde olmaktadır.

Aşağıdaki eşleştirme fonksiyonlarının durum ve giriş değişkenlerine uygulandığını varsayalım:

$$u_0 = I_s e^{v_0/V_T}, (3.17)$$

$$x = I_{s} e^{v_{1}/V_{T}}.$$
 (3.18)

Denklem (3.15), (3.16), (3.17) ve (3.18) kullanılarak

$$\frac{CV_T}{I_s e^{v_1/V_T}} \tag{3.19}$$

ile çarpılırsa

$$C\dot{v}_1 = -I_f + I_f e^{(v_0 - v_1)/V_T}, \qquad (3.20)$$

$$y = I_s e^{v_1/V_T}$$
 (3.21)

elde edilir. Denklem (3.20) ve (3.21)'de V_T BJT'nin termal gerilimidir ve $I_f=\omega_0 CV_T$ olarak kabul edilmiştir.

Denklem (3.20)'deki ilk eşitlik $V_f = V_T \left(\frac{I_f}{I_s}\right)$ kabul edilerek

$$C\dot{v}_1 = -I_f + I_s e^{(v_0 + V_f - v_1)/V_T}, \qquad (3.22)$$

$$y = I_s e^{v_1/V_T}$$
 (3.23)

elde edilir.

Denklem (3.22)'deki eşitliğin sol tarafı, bir ucu v_1 düğümüne diğer ucu toprağa bağlı olan bir kondansatörün uç denklemi olarak yorumlanabilir. Kondansatörden akan akım, bir akım kaynağı ve bir BJT'nin emitöründen akan akımın toplamıdır. Bu BJT'nin baz ucu v_0+V_f gerilimine sahip olan uca, emitörü ise v_1 gerilimine sahip olan uca bağlıdır. Denklem (3.22)'deki eşitliğin sağ tarafı ise bazı v_1 gerilimine, emitörü toprağa bağlı olan bir BJT'nin emitör akımıdır. Bu devre Şekil 3.7'de görülmektedir.



Şekil 3.7: A sınıfı kayıplı integral alma devresi

3.6.2 Fark Alan Tip AB Sınıfı Kayıplı İntegral Alma Devresi

Denklem (3.24)'te 1.derece alçak geçiren süzgece ait transfer fonksiyonu verilmiştir.

$$H(s) = \frac{\omega_0}{s + \omega_0} \tag{3.24}$$

Denklem (3.25)'te, verilen transfer fonksiyonundan elde edilen sistem denklemleri görülmektedir.

$$\dot{x} = -\omega_0 x + \omega_0 u \tag{3.25}$$
$$y = x$$

AB sınıfı fark alan tip devre yapısı kullanılacağı için x ve y'yi iki pozitif değişkenin farkı şeklinde yazarak Denklem (3.26) elde edilir.

$$u = u_{L} - u_{R}$$

$$x = x_{L} - x_{R}$$

$$y = y_{L} - y_{R}$$

$$\dot{x}_{L} = -\omega_{0}x_{L} + \omega_{0}u_{L}$$

$$\dot{x}_{R} = -\omega_{0}x_{R} + \omega_{0}u_{R}$$

$$y_{L} = x_{L}$$

$$y_{R} = x_{R}$$
(3.26)

Denklem (3.26)'daki durum denklemleri durum uzayı sentez yöntemine uygun olmasına rağmen Bölüm 2'de anlatılan yöntemlerle uyumlu olması açısından bu denklemlere sistemin yapısını bozmayacak şekilde terimler eklenmiştir. Bu durum Denklem (3.27)'de verilmiştir.

$$\dot{x}_L = -\omega_0 x_L + \omega_0 u_L - m x_L x_R$$

$$\dot{x}_R = -\omega_0 x_R + \omega_0 u_R - m x_L x_R$$
(3.27)

Denklem (3.28)'de tasarlanacak devre yapısına uygun eşleştirme fonksiyonları verilmiştir.

$$u_{L} = I_{s} e^{v_{0L}/V_{T}}$$

$$u_{R} = I_{s} e^{v_{0R}/V_{T}}$$

$$y_{L} = x_{L} = I_{s} e^{v_{iL}/V_{T}}$$

$$y_{R} = x_{R} = I_{s} e^{v_{iR}/V_{T}}$$
(3.28)

Denklem (3.27) ve Denklem (3.28) kullanılarak Denklem (3.29) elde edilir.

$$\frac{\dot{v}_{iL}}{V_T} I_s e^{v_{iL}/V_T} = -\omega_0 I_s e^{v_{iL}/V_T} + \omega_0 I_s e^{v_{oL}/V_T} - mI_s e^{v_{iL}/V_T} I_s e^{v_{iR}/V_T}$$

$$\frac{\dot{v}_{iR}}{V_T} I_s e^{v_{iR}/V_T} = -\omega_0 I_s e^{v_{iR}/V_T} + \omega_0 I_s e^{v_{oR}/V_T} - mI_s e^{v_{iL}/V_T} I_s e^{v_{iR}/V_T}$$
(3.29)

Denklem (3.29)'un ilk satırının her iki tarafı $\frac{CV_T}{I_s e^{v_{iL}/V_T}}$ terimi ile, ikinci satırının her

iki tarafı $\frac{CV_T}{I_s e^{v_{iR}/V_T}}$ terimi ile çarpılarak ve ayrıca $m = \frac{1}{CV_T}$, $I_{f1} = I_{f2} = \omega_0 CV_T$

kabul edilerek Denklem (3.30) elde edilir.

$$C\dot{v}_{iL} = -I_{f1} + I_{f2}e^{(v_{oL} - v_{iL})/V_T} - I_s e^{v_{iR}/V_T}$$

$$C\dot{v}_{iR} = -I_{f1} + I_{f2}e^{(v_{oR} - v_{iR})/V_T} - I_s e^{v_{iL}/V_T}$$
(3.30)

Denklem (3.30) $I_{f1} = I_s e^{v_{f1}/V_T}$, $I_{f2} = I_s e^{v_{f2}/V_T}$ kabul edilip yeniden düzenlenirse Denklem (3.31) elde edilir.

$$C\dot{v}_{iL} = -I_{f1} + I_{s}e^{(V_{f2} + v_{oL} - v_{iL})/V_{T}} - I_{s}e^{v_{iR}/V_{T}}$$

$$C\dot{v}_{iR} = -I_{f1} + I_{s}e^{(V_{f2} + v_{oR} - v_{iR})/V_{T}} - I_{s}e^{v_{iL}/V_{T}}$$

$$y_{L} = I_{s}e^{v_{iL}/V_{T}}$$

$$y_{R} = I_{s}e^{v_{iR}/V_{T}}$$
(3.31)

Denklem (3.31)'in ilk satırında $C\dot{v}_{iL}$ ifadesi bir ucu gerilimi v_{iL} olan düğüme, diğer ucu toprağa bağlı bir kondansatörün akım denklemidir. Kirchoff'un akım kanunu kullanılarak Denklem (3.31)'in ilk satırının gerilimi v_{iL} olan düğüme giren ve çıkan akımları ifade ettiği görülmektedir. $I_s e^{(v_{oL}+V_{f2}-v_{iL})/V_T}$ ifadesi ise NPN BJT'ye ait emitör akımını vermektedir. BJT'nin baz terminali $v_{0L}+V_{f2}$ gerilimine sahip düğüme, emitör terminali ise v_{iL} gerilimine sahip düğüme bağlıdır. Denklem (3.31)'in ilk satırındaki eşitliğin sağ taraftaki son terimi ise baz terminali v_{iR} gerilimi olan düğüme, emitörü toprağa bağlı bir BJT'nin

Benzer şekilde Denklem (3.31)'in ikinci satırında $C\dot{v}_{iR}$ ifadesi bir ucu gerilimi v_{iR} olan düğüme, diğer ucu toprağa bağlı bir kondansatörün akım

denklemidir. Kirchoff'un akım kanunu kullanılarak Denklem (3.31)'in ikinci satırının gerilimi v_{iR} olan düğüme giren ve çıkan akımları ifade ettiği görülmektedir. $I_s e^{(v_{oR}+V_{f2}-v_{iR})/V_T}$ ifadesi ise NPN BJT'ye ait emitör akımını vermektedir. BJT'nin baz terminali $v_{0R} + V_{f2}$ gerilimine sahip düğüme, emitör terminali ise v_{iR} gerilimine sahip düğüme bağlıdır. Denklem (3.31)'in ikinci satırında eşitliğin sağ taraftaki son terimi ise baz terminali v_{iL} gerilimi olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımıdır. Denklem (3.31)'in üçüncü satırı baz terminali, gerilimi v_{iL} olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımını yani devrenin sol parçasının çıkış sinyalini vermektedir. Denklem (3.31)'in dördüncü satırı ise baz terminali, gerilimi v_{iR} olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımını yani devrenin sağ parçasının çıkış sinyalini vermektedir.

Bu bilgiler ışığında devreyi sentezlersek Şekil 3.8'de görülen devre elde edilir.



Şekil 3.8: Fark alan tip AB sınıfı kayıplı integral alma devresi

3.7 Fark Alan Tip AB Sınıfı Çarpma-İntegral Alma Devresi



Şekil 3.9: Çarpma-integral alma devresinin blok diyagramı

Şekil 3.9'da skaler ile çarpma bloğu ile kayıpsız integral alma bloğunun tek bir blok haline indirgenmiş hali görülmektedir. Bu haliyle logaritmik ortamda tasarım daha kolay ve eleman sayısı bakımından daha sade olacağı için indirgeme işlemi yapılmıştır.

Denklem (3.32)'de çarpma-integral alma devresine ait transfer fonksiyonu verilmiştir.

$$H(s) = \frac{\omega_0}{s} \tag{3.32}$$

Denklem (3.33)'te, verilen transfer fonksiyonundan elde edilen sistem denklemleri görülmektedir.

$$\begin{aligned} \dot{x} &= \omega_0 u \\ y &= x \end{aligned} \tag{3.33}$$

AB sınıfı fark alan tip devre yapısı kullanılacağı için x ve y'yi iki pozitif değişkenin farkı şeklinde yazarak Denklem (3.34) elde edilir.

$$u = u_{L} - u_{R}$$

$$x = x_{L} - x_{R}$$

$$y = y_{L} - y_{R}$$

$$\dot{x}_{L} = \omega_{0}u_{L}$$

$$\dot{x}_{R} = \omega_{0}u_{R}$$

$$y_{L} = x_{L}$$

$$y_{R} = x_{R}$$
(3.34)

Denklem (3.34)'teki durum denklemleri durum uzayı sentez yöntemine uygun olmasına rağmen Bölüm 2'de anlatılan yöntemlerle uyumlu olması açısından bu denklemlere sistemin yapısını bozmayacak şekilde terimler eklenmiştir. Bu durum Denklem (3.35)'te verilmiştir.

$$\dot{x}_L = \omega_0 u_L - m x_L x_R$$

$$\dot{x}_R = \omega_0 u_R - m x_L x_R$$
(3.35)

Denklem (3.36)'da tasarlanacak devre yapısına uygun eşleştirme fonksiyonları verilmiştir.

$$u_{L} = I_{s} e^{v_{0L}/V_{T}}$$

$$u_{R} = I_{s} e^{v_{0R}/V_{T}}$$

$$y_{L} = x_{L} = I_{s} e^{v_{iL}/V_{T}}$$

$$y_{R} = x_{R} = I_{s} e^{v_{iR}/V_{T}}$$
(3.36)

Denklem (3.34), (3.35) ve (3.36) kullanılarak Denklem (3.37) elde edilir.

$$\frac{\dot{v}_{iL}}{V_T} I_s e^{v_{iL}/V_T} = \omega_0 I_s e^{v_{oL}/V_T} - mI_s e^{v_{iL}/V_T} I_s e^{v_{iR}/V_T}$$

$$\frac{\dot{v}_{iR}}{V_T} I_s e^{v_{iR}/V_T} = \omega_0 I_s e^{v_{oR}/V_T} - mI_s e^{v_{iL}/V_T} I_s e^{v_{iR}/V_T}$$
(3.37)

Denklem (3.37)'nin ilk satırının her iki tarafı $\frac{CV_T}{I_s e^{v_{iL}/V_T}}$ terimi ile, ikinci satırının

her iki tarafı $\frac{CV_T}{I_s e^{v_{iR}/V_T}}$ terimi ile çarpılarak ve ayrıca $m = \frac{1}{CV_T}$, $I_{f1} = I_{f2} = \omega_0 CV_T$ kabul edilerek Denklem (3.38) elde edilir.

$$C\dot{v}_{iL} = I_{f2} e^{(v_{oL} - v_{iL})/V_T} - I_s e^{v_{iR}/V_T}$$

$$C\dot{v}_{iR} = I_{f2} e^{(v_{oR} - v_{iR})/V_T} - I_s e^{v_{iL}/V_T}$$
(3.38)

Denklem (3.38)'de $I_{f1} = I_s e^{v_{f1}/V_T}$, $I_{f2} = I_s e^{v_{f2}/V_T}$ kabul edilip yeniden düzenlenirse Denklem (3.39) elde edilir.

$$C\dot{v}_{iL} = I_{s}e^{(V_{f2} + v_{oL} - v_{iL})/V_{T}} - I_{s}e^{v_{iR}/V_{T}}$$

$$C\dot{v}_{iR} = I_{s}e^{(V_{f2} + v_{oR} - v_{iR})/V_{T}} - I_{s}e^{v_{iL}/V_{T}}$$

$$y_{L} = I_{s}e^{v_{iL}/V_{T}}$$

$$y_{R} = I_{s}e^{v_{iR}/V_{T}}$$
(3.39)

Denklem (3.39)'un ilk satırında $C\dot{v}_{iL}$ ifadesi bir ucu gerilimi v_{iL} olan düğüme, diğer ucu toprağa bağlı bir kondansatörün akım denklemidir. Kirchoff'un akım kanunu kullanılarak Denklem (3.39)'un ilk satırının gerilimi v_{iL} olan düğüme giren ve çıkan akımları ifade ettiği görülmektedir. $I_s e^{(v_{oL}+V_{f2}-v_{iL})/V_T}$ ifadesi ise NPN BJT'ye ait emitör akımını vermektedir. BJT'nin baz terminali $v_{0L} + V_{f2}$ gerilimine sahip düğüme, emitör terminali ise v_{iL} gerilimine sahip düğüme bağlıdır. Denklem (3.39)'un ilk satırındaki eşitliğin sağ taraftaki son terimi ise baz terminali v_{iR} gerilimi olan düğüme, emitörü toprağa bağlı bir BJT'nin emitör akımıdır. Benzer şekilde Denklem (3.39)'un ikinci satırında $C\dot{v}_{iR}$ ifadesi bir ucu gerilimi v_{iR} olan düğüme, diğer ucu toprağa bağlı bir kondansatörün akım denklemidir. Kirchoff'un akım kanunu kullanılarak Denklem (3.39)'un ikinci satırının gerilimi v_{iR} olan düğüme giren ve çıkan akımları ifade ettiği görülmektedir. $I_s e^{(v_{oR}+V_{f2}-v_{iR})/V_T}$ ifadesi ise NPN BJT'ye ait emitör akımını vermektedir. BJT'nin baz terminali $v_{0R} + V_{f2}$ gerilimine sahip düğüme, emitör terminali ise v_{iR} gerilimine sahip düğüme bağlıdır. Denklem (3.39)'un ikinci satırında eşitliğin sağ taraftaki son terimi ise baz terminali v_{iL} gerilimi olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımıdır. Denklem (3.39)'un üçüncü satırı baz terminali, gerilimi v_{iL} olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımını yani devrenin sol parçasının çıkış sinyalini vermektedir. Denklem (3.39)'un dördüncü satırı ise baz terminali, gerilimi v_{iR} olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımını şinyalini vermektedir. Denklem (3.39)'un dördüncü satırı ise baz terminali, gerilimi v_{iR} olan düğüme, emitör terminali toprağa bağlı bir BJT'nin emitör akımını yani devrenin sağ parçasının çıkış sinyalini vermektedir.

Bu bilgiler ışığında devreyi sentezlersek Şekil 3.10'da görülen devre elde edilir.



Şekil 3.10: Fark alan tip AB sınıfı çarpma-integral alma devresi

3.8 Çift Çıkışlı Fark Alan Tip AB Sınıfı Çarpma-İntegral Alma Devresi

Bu kısımda tasarlanan devre, Şekil 3.8'deki devrenin akım çıkışının akım aynaları ile çoğaltılmış hali olup elde edilen yeni devre Şekil 3.11'da sunulmuştur.



Şekil 3.11: Çift çıkışlı fark alan tip AB sınıfı çarpma-integral alma devresi

3.9 Sonuç

Bu bölümde, tez çalışmasında kullanılacak sinyal işleme bloklarının genel tasarımı yapılmıştır. Durum uzayı sentez yöntemi ve translineer çevrim prensibi kullanılarak devre tasarımları yapılmıştır. Devreler tasarlanırken düşük güç tüketimi, düşük gerilim kaynağı, yüksek giriş sinyali dinamik aralığı, yüksek doğrusallık gibi karakteristiklere sahip olması hedeflenmiştir.

Tez çalışmasında transfer fonksiyonundan elde edilen blok diyagramları ile genel süzgeç tasarımları hedeflenmiştir. Dolayısıyla blokların içyapıları tasarlanarak blok diyagramında herhangi bir sinyal işleme bloğunun yerine ilgili devre yerleştirilerek ve gerekli yerlerde akım aynaları kullanılarak genel süzgeç tasarımları elde edilebilecektir. Böylece verilen herhangi bir transfer fonksiyonundan ya da herhangi blok diyagramından yola çıkılarak logaritmik ortam süzgeç devresi tasarlanabilecektir.

Çalışmada A sınıfı ve fark alan tip AB sınıfı kayıplı integral alma bloğu, fark alan tip AB sınıfı çarpma-integral alma bloğu, çift çıkışlı fark alan tip AB sınıfı, skaler ile çarpma bloğu gibi blokların devre tasarımı yapılmıştır.

Tasarlanan devreler ile tez çalışmasına konu olan logaritmik ortam süzgeç devrelerinin sistematik bir yapıda sentezlenmesi sağlanacaktır.

4. İKİNCİ DERECEDEN A SINIFI SÜZGEÇ DEVRELERİ

4.1 Giriş

KHN yapısı devre tasarımcılarına düşük duyarlılık, daha az elemanla istenilen devreyi sentezleyebilme ve iyi kararlılık performansı gibi avantajlar sunmaktadır (Kerwin ve diğ. 1967, Sedra ve Smith 2009). Şekil 4.1'de görülen iki kayıpsız integral alıcı blok ile geri besleme blokları ve bir toplayıcı blok klasik KHN blok yapısını meydana getirir. Bir KHN blok yapısından temel süzgeç çıkışları olan alçak geçiren süzgeç (ag), yüksek geçiren süzgeç (yg) ve bant geçiren (bg) süzgeç çıkışları elde edilebilirken tüm geçiren süzgeç (tg) ve çentik süzgeç (ç) çıkışları ek toplama blokları kullanılarak elde edilebilir. Literatürde gerilim modlu ve akım modlu birçok süzgeç tasarımı bulunmaktadır (Salama ve Soliman 2000, Ibrahim ve Kuntman 2004, Sedra ve Smith 1970, Soliman 1994. Senani ve Singh 1995, Toker ve diğ. 1999. Altuntaş ve Toker 2002, Ibrahim ve diğ. 2005, Keskin ve diğ. 2006, Tola ve diğ. 2009, Tola ve diğ. 2010).



Şekil 4.1: Klasik KHN blok yapısı (Sedra ve Smith 2009).

Akım modlu devreler, gerilim modlu devrelere göre daha yüksek doğruluk, düşük güç tüketimi ve daha geniş bant genişliği gibi daha iyi özelliklere sahiptir (Toker ve diğ. 1999). Frey, genelleştirilmiş durum uzayı sentez yöntemini geliştirdikten sonra bu konu popüler hale gelmiştir (Frey 1993^a, Frey ve Steigerwald 1996). Bir tasarımcı sürekli zamanlı aktif süzgeç tasarlamak istiyorsa, logaritmik ortam süzgeçleri iyi bir alternatif olacaktır çünkü düşük besleme gerilimi, düşük güç tüketimi, yüksek doğruluk ve elektronik olarak ayarlanabilirlik gibi iyi karakteristiklere sahiptir (Frey 1996, Punzerberger ve Enz 1997, Punzerberger ve Enz 1998).

Logaritmik ortam süzgeçleri Lineer Davranışlı Nonlineer Devreler (Externally Linear Internally Nonlinear-ELIN) kategorisindedir. Logaritmik ortam süzgeçleri translineer prensibi ile tasarlandığı için devrede sinyal işleme işlemi doğrusal değilken transfer fonksiyonu doğrusal olmaktadır (Frey 1993^a, Tsividis 1997).

Logaritmik ortam süzgeçlerinde sinyal işlenirken Companding fikri kullanılmaktadır (Tsividis ve diğ. 1990, Seevinck 1990) . BJT kullanılarak giriş akımı logaritmik bir fonksiyonla sıkıştırılmaktadır (*com*pressing). Bir BJT'nin emitör-baz gerilimi, BJT akımının logaritmik bir fonksiyonudur. Çıkış gerilimi ise BJT'nin baz-emitör eklemine uygulanarak genişletilmektedir (ex*panding*). Çıkış akımı, çıkış geriliminin üstel bir fonksiyonudur. Çıkış fonksiyonu giriş fonksiyonunun tersi olduğu için transfer fonksiyonu doğrusal olmaktadır. Companding tipi sinyal işleme giriş sinyali için geniş dinamik aralığa sahiptir (Seevinck 1990).

Bu bölümde yukarıda bahsedilen KHN yapısından esinlenilerek ve KHN blok yapısında kayıpsız integral alıcı bloklar yerine kayıplı integral alıcı bloklar kullanılarak, akım modlu, companding tipi sinyal işleme kullanılarak çok fonksiyonlu logaritmik ortam süzgeci tasarlanmıştır. Tasarımda durum uzayı sentez yöntemi ve translineer prensibi kullanılmıştır.

Önce alçak geçiren, yüksek geçiren, bant geçiren süzgeç çıkışlarına sahip temel süzgeç devresi tasarlanmıştır. Elde edilen bu temel yapı üzerinde skaler ile çarpma ve toplama blokları kullanılarak bazı değişiklikler yapıldığında tüm geçiren ve çentik süzgeç karakteristikleri de elde edilmiştir. Tüm geçiren süzgeç ve çentik süzgeç devreleri, temel süzgeç fonksiyonlarını sağlayan devreden ayrı tutularak çalışılmıştır. Çünkü bu devrelerin çalışma şartları (akım, gerilim, kondansatör kapasitesi, BJT emitör-baz alanları, vb.) temel süzgeç karakteristiklerini sağlayan devre ile aynı değildir. Bir başka deyişle tek bir çalışma aralığında devreden tüm süzgeç fonksiyon çıkışları aynı anda alınamamıştır. Temel süzgeç karakteristikleri bir çalışma aralığında, tüm geçiren süzgeç başka bir çalışma aralığında, çentik süzgeç ise başka bir çalışma aralığında elde edilebilmiştir. Dolayısıyla bu üç yapı bu bölümün farklı kısımlarında ayrı ayrı ele alınmıştır.

Devre tasarımı için durum uzayı sentez yöntemi ve translineer çevrim prensibi kullanılmıştır. Devredeki bazı akım kaynaklarının genlikleri değiştirilerek süzgeç devresinin köşe frekansı f_0 ve –sınırlı bir aralıkta olsa da- kalite faktörü Qelektronik olarak ayarlanabilmektedir. Teorik olarak elde edilen sonuçlarla karşılaştırma ve doğrulama için PSpice devre benzetim yazılımında hem ileri yön akım kazancı parametresi BF=10000 olan varsayılan BJT modelleri hem de AT&T CBIC-R tipi gerçek BJT modelleri kullanılarak ile devrenin benzetimi yapılmıştır.

4.2 Temel Süzgeç Fonksiyonlarını Sağlayan Devre Tasarımı

Klasik KHN blok yapısı integral alma blokları, toplama blokları ve geri beslemelerden oluşur. Bu yapı, kayıplı integral alma blokları ile yeniden düzenlenmiştir. Çalışmanın bu kısmı künyesi verilen yayında sunulmuştur (Duduk ve Tola 2016^a). Önerilen süzgeç blok diyagramı Şekil 4.2'de görülmektedir. Blok diyagramında y_{AG} , y_{YG} , y_{BG} sırasıyla alçak geçiren, yüksek geçiren ve bant geçiren süzgeç çıkışlarını göstermektedir. Bu devre, avantajlarından dolayı logaritmik ortamda tasarlanmıştır.

$$y_1 = u + \left(2 - \frac{1}{Q}\right) y_2 - \left(2 - \frac{1}{Q}\right) y_{AG}$$
 (4.1)

$$y_{AG} = \frac{\omega_0}{s + \omega_0} y_2 = \frac{\omega_0^2}{s^2 + \frac{\omega_0}{Q} s + \omega_0^2} u$$
(4.2)

$$y_{YG} = u - y_2 + \left(1 - \frac{1}{Q}\right)y_{BG} = \frac{s^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}u$$
(4.3)

$$y_{BG} = y_2 - y_{AG} = \frac{\omega_0 s}{s^2 + \frac{\omega_0}{Q} s + \omega_0^2} u$$
(4.4)



Şekil 4.2: Önerilen 2. dereceden çok fonksiyonlu süzgeç blok diyagramı.

Şekil 4.2'de blok diyagramı görülen 2. dereceden evrensel süzgeç devresinin tasarımı için, kayıplı integral alıcı ve skaler ile çarpma devrelerinin tasarımı gerekmektedir. Devre akım modlu olarak çalışacağı için toplayıcı bloğun tasarımına ihtiyaç duyulmamaktadır. Dolayısıyla 2. dereceden evrensel süzgeç devresinin tasarımı için elimizde sırasıyla kayıplı integral alıcı ve skaler ile çarpma devrelerinin ve ayrıca akım aynası devrelerinin tasarımlarının olması gerekmektedir. Bölüm 3'te bu devre tasarımları yapıldığı için Şekil 4.2'deki blok diyagramda ilgili yerlere ilgili devreler yerleştirildiğinde Şekil 4.3'deki devre elde edilir.



Şekil 4.3: 2. dereceden A sınıfı çok fonksiyonlu logaritmik ortam süzgeci

4.2.1 Devre Benzetim Sonuçları

Tasarlanmış olan süzgeç devresinin PSpice yazılımı ile ileri yön akım kazancı parametresi BF=10000 olan varsayılan BJT modelleri kullanılarak benzetimi yapılmıştır. Bu benzetim, teorik çalışmaların doğruluğunun kontrolü için yapılmıştır. Devre A sınıfı olarak tasarlandığı için giriş akımı *u* hem DC hem de sinüzoidal bileşenlere sahiptir. DC bileşen I_f değerine, sinüzoidal bileşen ise 0.11f değerine ayarlanmıştır. Besleme gerilimi 2.25V'tur. Kondansatör kapasiteleri $C_1=C_2=24.6$ nF olarak seçilmiştir. PSpice devre benzetimi $I_f=500\mu$ A olmak üzere I_1 - I_6 , I_9 , I_{12} - I_{18} DC akım kaynakları I_f değerine; I_7 , I_8 , I_{10} , I_{11} DC akım kaynakları (1-1/Q) I_f değerine ayarlanmıştır. Bu eleman ve kaynak değerleri ile süzgecin köşe frekansı f₀=125kHz olarak elde edilmiştir. Süzgecin köşe frekansı, $I_f = \omega_0 C V_t$ formülüne göre de $f_0 = 125 \text{ kHz}$ olarak hesaplanmıştır. PSpice devre benzetim sonuçları, teorik çalışmaları doğruladığı için ikinci adım olarak devre benzetimlerinde AT&T CBIC-R tipi gerçek BJT modelleri kullanılmıştır. Gerçek BJT modellerinin doğrusal olmayan karakteristiklerinden dolayı Şekil 4.2'deki kayıplı integral alma bloklarında ve yüksek geçiren ile bant geçiren süzgeç çıkışlarına ait bloklarda akım kazançları beklenenden düşük çıkmıştır. Bu problemin üstesinden gelmek için ilk kayıplı integral alıcı blokta bulunan akım kaynaklarından I₁ ve I₂'nin genlikleri $1,0734I_f$ değerine, ikinci kayıplı integral alıcı blokta bulunan akım kaynaklarından I4 ve I5'in genlikleri 1,0694If değerine, yüksek geçiren çıkış katında bulunan I_{13} ve I_{14} 'ün genlikleri ise 1,0086 I_f değerine ayarlanmıştır. Yüksek geçiren süzgeç çıkış katındaki Q₁₇ etiketli BJT'nin emitörbaz alan değeri 1,039 olarak ve bant geçiren süzgeç çıkış katındaki Q19 etiketli BJT'nin emitör-baz alan değeri 1,001657 olarak değiştirilmiştir.

İlk benzetim Q=1 seçilerek genlik frekans cevabı için yapılmış ve süzgecin doğal frekansı $f_0=122$ kHz olarak elde edilmiştir. Temel süzgeç karakteristikleri elde edilmiş ve Şekil 4.4'te sunulmuştur. Şekil 4.4'te ideal ve gerçek BJT'ler ile elde edilen grafiklerin birbiriyle uyumlu olduğu görülmektedir. Devredeki bazı DC akım kaynaklarının genlikleri değiştirilmek suretiyle süzgeç devresinin köşe frekansı f_0 ve kalite faktörü Q elektronik olarak ayarlanabilmektedir. Bu özellik, tasarlanan devrenin yapısında değişiklik yapmadan geniş frekans aralıklarında kullanılabilmesi avantajını getirmektedir. Şekil 4.5'te kalite faktörü Q elektronik olarak 2 değerine ayarlanarak elde edilen bant geçiren süzgeç kazanç frekans cevabı sunulmuştur. Devredeki bazı sınırlamalardan dolayı, eğer kalite faktörü 2'den büyük değerlere ayarlanırsa, devre benzetimlerinde ideal BJT modelleriyle elde edilen sonuçlar ile gerçek transtör modeliyle elde edilen sonuçlar arasındaki fark artmaktadır.

Süzgeç devresinin doğal frekansı f_0 devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek iki dekad boyunca ayarlanabilmektedir ve bu durum Şekil 4.6'da sunulmuştur. Akım kaynaklarında I_f değeri 5µA olarak ayarlandığında süzgeç devresinin doğal frekansı $f_0=1.3$ kHz, 50µA olarak ayarlandığında $f_0=13$ kHz, 500µA olarak ayarlandığında $f_0=122$ kHz elde edilmiştir. Benzetimde giriş akımının DC bileşeni I_f değerine, sinüzoidal bileşeninin tepe değeri 0.1 I_f değerine ayarlanmıştır.

Şekil 4.7'de devreye süzgecin doğal frekansı ile eşit frekansta ve DC bileşeni 500µA, sinüzoidal bileşeninin tepe değeri 50µA olan giriş akımı uygulandığında alçak geçiren süzgeç çıkışı için zaman ortamı cevabı görülmektedir.

Giriş akımı u'nun DC bileşeni 500µA değerine ayarlanarak sinüzoidal bileşeninin tepe değeri 5µA'den 300µA'e kadar değiştirilerek temel süzgeç çıkışlarının THD ölçümü yapılmış ve benzetimden elde edilen sonuçlar Şekil 4.8'de sunulmuştur.



Şekil 4.4: Temel süzgeç çıkışlarının frekans kazanç cevabı



Şekil 4.5: Bant geçiren süzgeç için ayarlanabilir kalite faktör
ü ${\cal Q}$



Şekil 4.6: Alçak geçiren süzgeç (ags) çıkışı için ayarlanabilir köşe frekansı f_0



Şekil 4.7: Alçak geçiren süzgeç çıkışı için zaman ortamı cevabı



Şekil 4.8: THD değerleri

4.3 Çentik Süzgeç Devresi Tasarımı

Çentik süzgeç devreleri, yaygın olarak biyomedikal cihazlarda kullanılmaktadır. Bunlardan en çok bilineni ise elektrokardiyogram (EKG) cihazıdır. Çentik süzgeç devreleri biyomedikal cihazlarda, şebeke kaynaklı gürültü ve elektromanyetik girişimlerin bastırılmasını sağlamaktadır (Pei ve Tseng 1995, Ferdjallah ve Barr 1994).

Bu kısımda, Kısım 4.2'deki yöntem kullanılarak logaritmik ortamda Denklem (4.5)'te transfer fonksiyonu sunulan 2. derece çentik süzgecin tasarımı yapılmıştır. Çalışmanın bu kısmı künyesi verilen yayında sunulmuştur (Duduk ve Tola 2016^b).

$$H(s) = \frac{Y_{c}(s)}{U(s)} = \frac{s^{2} + \omega_{0}^{2}}{s^{2} + \frac{\omega_{0}}{Q}s + \omega_{0}^{2}}$$
(4.5)

Tasarlanan blok diyagramı Şekil 4.9'da görülmektedir. Sunulan çalışmada bu blok diyagram, avantajlarından dolayı logaritmik ortamda sentezlenmiştir. Blok diyagramda y_{ς} , çentik süzgeç çıkışını göstermektedir.



Şekil 4.9: Tasarlanan blok diyagram

Şekil 4.9'daki blok diyagramından görüleceği üzere, akım modlu devrenin sentezlenebilmesi için üç farklı blok yapısının tasarımı gerekmektedir: kayıplı integral alma, skaler ile çarpma ve toplama blokları. Devre, akım modlu olduğu için toplama bloğuna ihtiyaç duyulmamıştır. Bölüm 3'te bu devre tasarımları yapıldığı için Şekil 4.9'daki blok diyagramda ilgili yerlere ilgili devreler yerleştirildiğinde Şekil 4.10'daki devre elde edilir.



Şekil 4.10: Tasarlanan devre

4.3.1 Devre Benzetim Sonuçları

Tasarlanan 2.derece A sınıfı çentik süzgeç devresinin ilk olarak ideal BJT modelleri kullanılarak PSpice devre benzetim yazılımı ile benzetimi yapılmıştır. Kullanılan ideal BJT modelleri, BF=10000 olan varsayılan BJT modelleridir. Devre A sınıfı olarak tasarlandığı için giriş akımı u, DC ve sinüzoidal bileşenlerden oluşmaktadır. Giriş akımının DC kısmı I_f , sinüzoidal kısmı ise $0.1I_f$ olarak ayarlanmıştır. Besleme gerilimi 2.25V'tur. Kayıplı integral alıcı devrelerdeki kondansatörlerin kapasite değerleri $C_1=C_2=738$ pF olarak seçilmiştir. $I_f = 10 \mu A$ olmak üzere I_1 - I_6 , I_9 , I_{12} , I_{15} , I_{18} akım kaynaklarının değerleri I_f ; I_7 , I_8 , I_{10} , I_{11} akım kaynaklarının değerleri $(2-1/Q)I_f$ olarak ayarlanmıştır. Kalite faktörü Q=1 alınmıştır. Bu değerler ile yapılan devre benzetiminde doğal frekans f_0 =83.2kHz olarak elde edilmiştir. Doğal frekans $I_f = \omega_0 . C. V_t$ formülüne göre hesaplandığında f_0 =83.6kHz olarak bulunur. Şekil 4.11'de görüldüğü gibi teorik çalışma ile devre benzetiminden elde edilen sonuçlar örtüşmektedir. Dolayısıyla bir sonraki adım, CA3096 gerçek BJT modelleri ile devre benzetimlerini gerçekleştirmektir. Gerçek BJT modellerindeki doğrusal olmayan karakteristiklerden dolayı Şekil 4.9'daki kayıplı integral alma bloklarının akım kazancı beklenenden düşük elde edilmiştir. Bu problemin üstesinden gelmek için ilk kayıplı integral alıcı blokta bulunan akım kaynaklarının genlikleri $1,07I_f$ değerine, ikinci kayıplı integral alıcı blokta bulunan akım kaynaklarının genlikleri ise 1,029I_f değerine ayarlanmıştır. $C_1=C_2=615$ pF seçildiğinde ve kalite faktörü Q=1 alındığında elde edilen genlik ve faz frekans cevapları sırasıyla Şekil 4.11 ve Şekil 4.12'de sunulmuştur. Bu grafikler, ideal ve gerçek BJT modelleriyle yapılan benzetimlerin birbirleriyle uyumlu olduğunu göstermektedir. Şekil 4.11 ve Şekil 4.12'de doğal frekans f_0 , akım kaynaklarının I_f değeri ayarlanarak 2 dekad boyunca değiştirilmiş; $I_f = 1 \mu A$ için $f_0 = 10,05 \text{ kHz}$, $I_f = 10 \mu A$ için $f_0 = 99,08 \text{ kHz}$, $I_f = 100 \mu A$ için $f_0 = 879,02 kHz$ elde edilmiştir. Bu özellik devrenin, devre yapısını değiştirmeden geniş frekans aralığında kullanılabilmesini sağlamaktadır.

Devrenin zaman ortamı cevabı için giriş akımının DC bileşeninin genliği 10µA ve sinüzoidal bileşeninin tepe değeri 1µA olarak belirlenmiş ayrıca giriş akımının sinüzoidal bileşeninin frekansı ile süzgeç devresinin doğal frekansı f_0 aynı değere ayarlanıp elde edilmiş ve Şekil 4.13'te sunulmuştur.



Şekil 4.11: Genlik frekans cevabı.



Şekil 4.12: Faz frekans cevabı. 56



Şekil 4.13: Zaman ortamı giriş-çıkış akımları

4.4 Tüm Geçiren Süzgeç Devresi Tasarımı

Bir tüm geçiren süzgecin işlevi giriş akımının tüm bileşenlerinin zayıflatma olmadan çıkışa aktarılmasını ve bu aktarım yapılırken giriş sinyalinin belli frekansları için istenilen faz kaymasının yapılmasını sağlamaktır (Salivahanan ve Bhaaskaran 2008).

Çalışmanın bu kısmında 2. dereceden tüm geçiren A sınıfı logaritmik ortam süzgeci tasarlanacaktır. Çalışmanın bu kısmı künyesi verilen yayında sunulmuştur (Duduk ve Tola 2016^c). Denklem (4.6)'daki 2. dereceden tüm geçiren süzgeç transfer fonksiyonu kullanılarak Şekil 4.14'teki blok diyagramı elde edilir. Blok diyagramında y_{TG} tüm geçiren süzgeç çıkışını göstermektedir.

$$H(s) = \frac{Y_{TG}(s)}{U(s)} = \frac{s^2 - \frac{\omega_0}{Q}s + \omega_0^2}{s^2 + \frac{\omega_0}{Q}s + \omega_0^2}$$
(4.6)



Şekil 4.14: Önerilen blok diyagramı

Şekil 4.14'teki blok diyagramdan görüleceği üzere, akım modlu devrenin sentezlenebilmesi için üç farklı blok yapısının tasarımı gerekmektedir: kayıplı integral alma, skaler ile çarpma ve toplama blokları. Devre, akım modlu olduğu için toplama bloğuna ihtiyaç duyulmamıştır. Bölüm 3'te bu devre tasarımları yapıldığı için Şekil 4.14'teki blok diyagramda ilgili yerlere ilgili devreler yerleştirildiğinde Şekil 4.15'teki devre elde edilir.



Şekil 4.15: A sınıfı tüm geçiren logaritmik ortam süzgeci

4.4.1 Devre Benzetim Sonuçları

Tasarlanan çentik süzgeç devresinin ilk etapta ileri yön akım kazancı BF=10000 olan varsayılan BJT modelleriyle PSpice yazılımı ile devre benzetimi yapılmıştır. Devre A sınıfı olarak tasarlandığı için giriş akımı u, sinüzoidal ve DC
bileşenlere sahiptir. Giriş akımının DC bileşeninin genliği If değerine, sinüzoidal bileşeninin genliği ise If değerine ayarlanmıştır. Kayıplı integral alıcı devrelerdeki kondansatörlerin kapasiteleri $C_1=C_2=738$ pF olarak seçilmiştir. $I_f=33\mu$ A olmak üzere I₁-I₆, I₉, I₁₂, I₁₅, I₁₈ DC akım kaynaklarının genliği I_f değerine; I₇, I₈, I₁₀, I₁₁ akım kaynaklarının genliği $(2-1/Q)I_f$ değerine; I₁₃, I₁₄, I₁₆, I₁₇ akım kaynaklarının genliği ise $(2/Q)I_f$ değerine ayarlanmıştır. $I_f = \omega_0 \cdot C \cdot V_t$ eşitliği kullanılarak bu eleman değerleri ile süzgeç devresinin doğal frekansı $f_0=276$ kHz olarak hesaplanmıştır. Süzgeç devresinin PSpice benzetiminden elde edilen doğal frekans değeri ise $f_0=254$ kHz'tir. Devre benzetim sonuçları ile teorik olarak elde sonuçlar ile örtüştüğü için sonraki işlem adımı PSpice devre benzetimlerinin varsayılan BJT modelleri yerine AT&T CBIC-R tipi gerçek BJT modelleriyle tekrarlanmasıdır. Gerçek BJT modellerindeki doğrusal olmayan karakteristiklerden dolayı Şekil 4.14'teki kayıplı integral alma bloklarının akım kazancı beklenenden düşük elde edilmiştir. Bu problemin üstesinden gelmek için ilk kayıplı integral alıcı blokta bulunan akım kaynaklarından I₁ ve I₂'nin genlikleri 1,025*I_f* değerine, ikinci kayıplı integral alıcı blokta bulunan akım kaynaklarından I₄ ve I₅'in genlikleri ise $1,035I_f$ değerine ayarlanmıştır.

Tüm geçiren süzgecin genlik frekans ve faz frekans cevapları sırasıyla Şekil 4.16 ve Şekil 4.17'de sunulmuştur. Bu şekiller, ideal BJT modelleri ile yapılan devre benzetimleriyle gerçek BJT modelleri ile yapılan devre benzetimlerinin birbiriyle uyumlu olduğunu göstermektedir. Şekil 4.16 ve Şekil 4.17'de tüm geçiren süzgeç devresinin doğal frekansının bir dekad boyunca elektronik olarak ayarlanabildiği görülmektedir. Elektronik olarak doğal frekans ayarlaması için akım kaynaklarındaki I_f değeri 10µA seçildiğinde elde edilen doğal frekans f_0 =81kHz, I_f değeri 33µA seçildiğinde elde edilen doğal frekans f_0 =265kHz, I_f değeri 100µA seçildiğinde elde edilen doğal frekans f_0 =773kHz olmuştur. Bu özellik tasarımcıya devre yapısında değişiklik yapmadan süzgeç devresinin geniş bir frekans aralığında kullanabilme avantajını sağlamaktadır.

Çıkış akımının THD değeri giriş akımının bazı değerleri için PSpice devre benzetim yazılımı ile elde edilmiş ve



Şekil 4.18'de sunulmuştur. u giriş akımının DC bileşeni I_f =50µA olarak ayarlanıp sinüzoidal bileşeninin genliği 0,5µA-25µA arası değiştirilmiştir.

Şekil 4.19'da devredeki giriş ve çıkış akımlarının zaman ortamı cevabı verilmiştir. Giriş akımının DC bileşeni 33 μ A, sinüzoidal bileşeninin genliği 3.3 μ A ve giriş akımın sinüzoidal bileşeninin frekansı, aynı zamanda süzgeç devresinin doğal frekansı olan *f*=265kHz değerine ayarlanmıştır.



Şekil 4.16: Genlik frekans cevabı



Şekil 4.17: Faz frekans cevabı



Şekil 4.18: Tüm geçiren süzgece ait THD



Şekil 4.19: Zaman ortamı cevabı

4.5 Sonuç

Çalışmanın bu bölümünde, literatürde ilk defa kayıplı integral alıcı blokları yardımıyla A sınıfı logaritmik ortam süzgeçleri tasarlanmıştır. Elde edilen temel devre alçak geçiren, yüksek geçiren ve bant geçiren süzgeç karakteristiklerini sağlayabilmektedir. Devreye birkaç toplama ve skaler ile çarpma bloğu eklenerek tüm geçiren ve çentik süzgeçleri de elde edilebilmektedir. Ancak temel süzgeç çıkışlarını sağlayan devrenin çalışma şartlarında çentik ve tüm geçiren süzgeç çıkışları elde edilememiş ve bu süzgeçler farklı birer çalışma olarak ele alınma durumunda kalınmıştır. Süzgeç devrelerinin blok diyagramları tasarlandıktan sonra blok diyagramlarında ilgili blokların yerine daha önce Bölüm 3'te tasarlanmış olan skaler ile çarpma devresi, A sınıfı kayıplı integral alma devresi ve literatürde oldukça popüler olan akım aynaları kullanılarak devrenin tümünün tasarımı gerçekleştirilmiştir.

Elde edilen süzgeç devrelerinin doğal frekansı f_0 ve –sınırlı bir aralıktakalite faktörü Q, yalnızca devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek elektronik olarak ayarlanabilmektedir. Hem ideal BJT modelleriyle hem de AT&T CBIC-R tipi ile CA3096 tipi gerçek BJT modelleriyle tasarlanan A sınıfı logaritmik ortam süzgeç devrelerinin PSpice yazılımı ile devre benzetimleri yapılmıştır. Bu benzetimlerden elde edilen sonuçlar teorik olarak elde edilen sonuçları doğrulamıştır. Frekans ortamında ve zaman ortamında gerçekleştirilen devre benzetimleri süzgeç devresinin kalite faktörü ve doğal frekansının elektronik olarak ayarlanabildiğini göstermektedir.

5. İKİNCİ DERECEDEN FARK ALAN TİP AB SINIFI ÇOK FONKSİYONLU SÜZGEÇ DEVRESİ

5.1 Giriş

Bu bölümde, Bölüm 4'te A sınıfı olarak tasarlanan 2. dereceden süzgeç devresi, avantajlarından dolayı fark alan tip AB sınıfı yapıda tasarlanacaktır. Bölüm 4'teki A sınıfı temel süzgeç fonksiyonlarını sağlayan devre ile çentik süzgeç ve tüm geçiren süzgeç devreleri aynı çalışma aralığında çalıştırılamadığı için ayrı ayrı tasarımlar olarak ele alınmıştır. Ayrıca süzgeç devrelerinin kalite faktörünün elektronik olarak ayarlanabilirliği sınırlı aralıkta sağlanabilmiştir. Bu bölümde fark alan tip AB sınıfı devre yapısı ile yukarıda bahsedilen sorunların aşılması planlanmaktadır. Yani tek devre ile belirli bir çalışma aralığında alçak geçiren, yüksek geçiren, bant geçiren, tüm geçiren ve çentik süzgeç fonksiyonlarının elde edilebilmesi ve kalite faktörünün daha geniş bir aralıkta elektronik olarak ayarlanabilmesi amaçlanmaktadır. Tasarımda durum uzayı sentez yöntemi ve translineer çevrim prensibi kullanılacaktır. Çalışmanın bu bölümü bilimsel yayın haline getirilerek sunulmuş ve yayınlanma için kabul edilmiştir ancak henüz yayınlanmamıştır (Duduk ve Tola in press).

5.2 Tasarım

İki kayıpsız integral alıcı blok, bir toplama bloğu ve geri besleme blokları klasik KHN yapısını oluşturmaktadır. KHN yapısında değişiklik yaparak kayıplı integral alıcı blokların kullanılması fikri Bölüm 4'te anlatılmıştı. Bu bölümde ise Bölüm 4'te sunulan A sınıfı çok fonksiyonlu süzgeç devresi, üstün yanlarından dolayı fark alan tip AB sınıfı devre yapısı ile tasarlanacaktır. Tasarlanan blok diyagramı Şekil 5.1'de sunulmuştur. Blok diyagramında *y*_{AGS}, *y*_{YGS}, *y*_{BGS}, *y*_{TGS}, *y*_{CS} sırasıyla alçak geçiren, yüksek geçiren, bant geçiren, tüm geçiren ve çentik süzgeç çıkışlarını göstermektedir.



Şekil 5.1: Fark alan tip AB sınıfı çok fonksiyonlu süzgeç blok diyagramı

$$y_{AGS} = \left(\omega_0^2 / \left(s^2 + \frac{\omega_0}{Q}s + \omega_0^2\right)\right) u, \qquad (5.1)$$

$$y_{YGS} = \left(s^2 / \left(s^2 + \frac{\omega_0}{Q} s + \omega_0^2 \right) \right) u, \qquad (5.2)$$

$$y_{BGS} = \left(\omega_0 s / \left(s^2 + \frac{\omega_0}{Q}s + \omega_0^2\right)\right) u, \qquad (5.3)$$

$$y_{TGS} = \left(\left(s^2 - \frac{\omega_0}{Q} s + \omega_0^2 \right) / \left(s^2 + \frac{\omega_0}{Q} s + \omega_0^2 \right) \right) u, \tag{5.4}$$

$$y_{\zeta S} = \left(\left(s^2 + \omega_0^2 \right) / \left(s^2 + \frac{\omega_0}{Q} s + \omega_0^2 \right) \right) u.$$
(5.5)

Devre fark alan tip AB sınıfı yapıda tasarlandığı için u giriş sinyalinin, u_L ve u_R olmak üzere genliği her zaman pozitif olan iki sinyale ayrılması gerekmektedir. Kısım 3.2'deki akım ayırıcı devresi bu amaçla kullanılacaktır.



Şekil 5.2: Önerilen fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci

Şekil 5.1'de blok diyagramı görülen 2. dereceden evrensel süzgeç devresinin tasarımı için, fark alan tip AB sınıfı kayıplı integral alıcı ve skaler ile

çarpma devrelerinin tasarımı gerekmektedir. Devre akım modlu olarak çalışacağı için toplayıcı bloğun tasarımına ihtiyaç duyulmamaktadır. Dolayısıyla 2. dereceden evrensel süzgeç devresinin tasarımı için elimizde sırasıyla fark alan tip AB sınıfı kayıplı integral alıcı ve skaler ile çarpma devrelerinin ve ayrıca akım aynası devrelerinin tasarımlarının olması gerekmektedir. Bölüm 3'te bu devre tasarımları yapıldığı için Şekil 5.1'deki blok diyagramda ilgili yerlere ilgili devreler yerleştirildiğinde Şekil 5.2'deki devre elde edilir.

5.3 Devre Benzetim Sonuçları

İlk etapta sentezlenen süzgeç devresinin PSpice yazılımı ile ileri yön akım kazancı BF=10000 olan varsayılan BJT modelleri kullanılarak devre benzetimi yapılmıştır. Benzetim sonuçları, teorik hesaplamalar ile elde edilen sonuçlar ile örtüşmüştür. Giriş akımı u sinüzoidaldir. Gerilim kaynağı 2.25V olarak seçilmiştir. Kayıplı integral alıcı devrelerdeki kondansatörlerin kapasiteleri $C_1=C_2=C_3=C_4=123$ pF olarak seçilmiştir. $I_f=10\mu$ A olmak üzere I_1 - I_{13} , I_{18} , I_{19} , I_{24} - I_{31} , I_{36} akım kaynaklarının genlikleri I_f değerine; I_{14} - I_{17} , I_{32} - I_{35} akım kaynaklarının genlikleri $(2-1/Q)I_f$ değerine; $I_{20}-I_{23}$ akım kaynaklarının genlikleri $(1-1/Q)I_f$ değerine ayarlanmıştır. Bu akım değerleri ve kondansatör kapasiteleri ile süzgeç devresinin doğal frekansı $I_t = \omega_0 C V_t$ eşitliğine göre $f_0 = 500 \text{ kHz}$ olarak hesaplanmış ve PSpice benzetiminden süzgeç devresinin doğal frekans değeri $f_0=501.187$ kHz olarak elde edilmiştir. PSpice devre benzetim sonuçları, teorik edilen sonuçları doğruladığı için sonraki adımda çalışmalardan elde AT&T CBIR-R tipi gerçek BJT modelleri ile PSpice yazılımı ile devre benzetimi yapılacaktır.

PSpice devre benzetim yazılımında gerçek BJT modelleri kullanıldığında gerçek BJT modellerinin doğrusal olmayan karakteristiklerinden dolayı Şekil 5.1'deki blok diyagramındaki kayıplı integral alma bloklarında ve bant geçiren süzgeç çıkışına ait blokta akım kazançları beklenenden düşük çıkmıştır. Bu problemin üstesinden gelmek için ilk kayıplı integral alıcı blokta bulunan akım kaynaklarından I₁, I₂, I₅ ve I₆'nın genlikleri 1,08*I_f* değerine, ikinci kayıplı integral alıcı blokta bulunan akım kaynaklarından I₇, I₈, I₁₁ ve I₁₂'nin genlikleri 1,032*I_f* değerine ayarlanmıştır. Bant geçiren süzgeç çıkış katındaki Q₄₆ ile Q₄₇ etiketli BJT'lerin emitör-baz alan değerleri ise 1,032956 olarak değiştirilmiştir.

Önerilen fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci devresinin frekans cevabını elde etmek için kalite faktörü Q=1 ve doğal frekans $f_0=500$ kHz seçilerek PSpice yazılımı ile devre benzetimleri yapılmıştır. Alçak geçiren, yüksek geçiren ve bant geçiren çıkışlarının kazanç frekans cevapları Şekil 5.3'te sunulmuştur. Şekilde ideal BJT modelleriyle elde sonuçlar ile gerçek BJT modelleriyle elde edilen sonuçların birbirleriyle benzer olduğu görülmektedir. Tüm geçiren süzgeç çıkışının kazanç-frekans ve faz-frekans cevapları sırasıyla Şekil 5.4 ve Şekil 5.5'te sunulmuştur. Çentik süzgeç çıkışının kazanç-frekans ve faz-frekans cevapları ise sırasıyla Şekil 5.6 ve Şekil 5.7'de sunulmuştur. Süzgeç devresinin kalite faktörü ve doğal frekansı, devredeki bazı DC akım kaynaklarının genliği değiştirilerek elektronik olarak ayarlanabilmektedir. Bu özellik tasarımcıya, devre üzerinde eleman değişikliği yapmadan süzgeç devresini geniş bir frekans aralığında kullanabilme avantajı sağlamaktadır. Şekil 5.8'de süzgeç devresinin doğal frekansının iki dekad boyunca elektronik olarak ayarlanabildiği gösterilmiştir. Bu işlem için DC akım kaynaklarındaki I_f değeri 1µA seçildiğinde doğal frekans f_0 =47.206kHz olarak, I_f değeri 10µA seçildiğinde f_0 =465.586kHz olarak, I_f değeri 100µA seçildiğinde f_0 =4.305MHz olarak elde edilmiştir. Giriş akımının sinüzoidal bileşeninin genliği ise $0.1I_f$ değerine ayarlanmıştır. Devrenin kalite faktörünün elektronik olarak ayarlanabilmektedir. Devrenin kalite faktörü Q=5 olarak şekilde ayarlanıp devre benzetimi yapılarak Şekil 5.9'da sunulmuştur.

Çentik süzgeç hariç diğer tüm süzgeç tipleri için çıkış akımlarının THD değeri, giriş akımının bazı değerleri için PSpice devre benzetim yazılımı ile elde edilmiş ve Şekil 5.10'da sunulmuştur. Bu işlem için devredeki DC akım kaynaklarındaki I_f değeri 100µA olarak ayarlanmış ve sinüzoidal giriş akımı u 2µA'den 90µA'e kadar değiştirilmiştir.



Şekil 5.3: Temel süzgeç çıkışlarına ait kazanç frekans cevapları



Şekil 5.4: Tüm geçiren süzgeç çıkışına ait kazanç frekans cevabı



Şekil 5.5: Tüm geçiren süzgeç çıkışına ait faz frekans cevabı



Şekil 5.6: Çentik süzgeç çıkışına ait kazanç frekans cevabı



Şekil 5.7: Çentik süzgeç çıkışına ait faz frekans cevabı



Şekil 5.8: Alçak geçiren süzgeç çıkışına ait ayarlanabilir doğal frekans f_0



Şekil 5.9: Q=5 olarak ayarlandığında bant geçiren süzgeç kazanç frekans cevabı



Şekil 5.10: THD değerleri

5.4 Sonuç

Çalışmanın bu kısmında çok fonksiyonlu fark alan tip AB sınıfı yeni bir logaritmik ortam süzgeci tasarlanmıştır. Elde edilen devre alçak geçiren, yüksek geçiren, bant geçiren, tüm geçiren ve çentik süzgeç karakteristiklerini sağlayabilmektedir. Fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci tasarımı için ilk defa kayıplı integral alıcı devre yapısı kullanılmıştır. Süzgeç devresinin blok diyagramı tasarlandıktan sonra blok diyagramında ilgili blokların yerine daha önce Bölüm 3'te tasarlanmış olan akım çarpma devresi, fark alan tip AB sınıfı kayıplı integral alma devresi ve literatürde oldukça popüler olan akım aynaları kullanılarak devrenin tümünün tasarımı gerçekleştirilmiştir.

Elde edilen çok fonksiyonlu süzgeç devresinin kalite faktörü Q ve doğal frekansı f_0 , yalnızca devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek elektronik olarak ayarlanabilmektedir.

Hem ideal BJT modelleriyle hem de AT&T CBIC-R tipi gerçek BJT modelleriyle tasarlanan fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci devresinin PSpice yazılımı ile devre benzetimleri yapılmıştır. Bu benzetimlerden elde edilen sonuçlar teorik olarak elde edilen sonuçları doğrulamıştır. Frekans ortamında ve zaman ortamında gerçekleştirilen devre benzetimleri süzgeç devresinin kalite faktörü ve doğal frekansının elektronik olarak ayarlanabildiğini göstermektedir.

Bu devrenin Bölüm 4'te tasarlanan A sınıfı süzgeç devrelerine göre bazı avantajları bulunmaktadır. Bunlardan en önemlisi ortak bir çalışma aralığı bulunabilmiş ve alçak geçiren, yüksek geçiren, bant geçiren, tüm geçiren ve çentik süzgeç çıkışları tek bir devre üzerinden alınabilmiştir. Diğer bir avantaj ise kalite faktörünün Bölüm 4'te tasarlanan A sınıfı süzgeç devresinde olduğu gibi sınırlı bir aralıkta değil, daha geniş bir aralıkta elektronik olarak ayarlanabilir olmasıdır.

6. SİNYAL İŞLEME BLOKLARI İLE N. DERECEDEN FARK ALAN TİP AB SINIFI SÜZGEÇ DEVRESİ TASARIMI

6.1 Giriş

Sistematik bir yöntem ile verilen bir transfer fonksiyonundan adım adım devre elde edilebilmesi tasarımcıların işini kolaylaştırmaktadır. Herhangi bir devre tasarımı talep edildiğinde devrenin beklenen performansı gösterip göstermeyeceğinin kontrolü gibi devre benzetimi ve prototip oluşturma aşamasında sistematik bir yöntem bulunması önem taşımaktadır. Devrenin talebi karşılayıp karşılamayacağı tespit edildikten sonra yapılabiliyorsa devre üzerinde sadeleştirmeler yapılarak eleman sayısı azaltılabilir.

Tezin bu bölümünde kontrol edilebilir kanonik form üzerinde kayıpsız integral alıcı blok yerine çarpma-integral alma bloğu yerleştirilerek fark alan tip AB sınıfı logaritmik ortam süzgeçlerinin genel tasarım yöntemi oluşturulmuştur. Kayıpsız integral alma bloğu yerine çarpma-integral alma bloğunun yerleştirilmesindeki amaç yüksek frekansta çalışacak devreler için yüksek katsayılara sahip skaler ile çarpma devresi tasarımının zor olmasıdır. Devredeki elemanların akım ve/veya gerilimlerinin oranının yüksek olması devrelerin çalışmasına olumsuz etki etmektedir.

6.2 Yöntem

Kısım 2.7.1'de sunulan orijinal kontrol edilebilir kanonik form yapısında integral alıcı, toplayıcı ve skaler ile çarpma blokları bulunmaktadır. Yapılan değişiklik ile kayıpsız integral alma bloğu ile çarpma-integral alma bloğu yer değiştirilerek blok diyagramı yeniden düzenlenmiş ve Şekil 6.1'de sunulmuştur. İntegral alma bloklarındaki değişiklikten dolayı skaler ile çarpma bloklarının katsayıları da değişmiştir. Bu değişiklik dolayı blok diyagramında a ve b katsayıları üst indislerle belirtilerek ifade edilmiştir.



Şekil 6.1: *n*. dereceden transfer fonksiyonunun değiştirilmiş kontrol edilebilir kanonik form ile gerçeklenmesi

Şekil 6.1'de sunulan n. dereceden sisteme ait blok diyagramındaki değişiklikler transfer fonksiyonuna yansımış ve Denklem (6.1)'de sunulmuştur:

$$H'(s) = \frac{b_0 s^N + b_1 s^{N-1} + \dots + b_{N-1} s + b_N}{s^N + a_1 s^{N-1} + \dots + a_{N-1} s + a_N}.$$
(6.1)

Elde edilen yeni transfer fonksiyonundaki katsayılar, orijinal kontrol edilebilir kanonik formdaki katsayılara göre farklı olup genel ifadeleri aşağıdaki eşitliklerde sunulmuştur:

$$a_{i}^{'} = \frac{a_{i}}{\omega_{0}^{i}}; b_{i}^{'} = \frac{b_{i}}{\omega_{0}^{i}}, 0 \le i \le n.$$
(6.2)

Geliştirilen yöntem aşağıdaki gibi özetlenebilir:

- 1. Verilen transfer fonksiyondaki a ve b katsayıları değiştirilmiş kontrol edilebilir kanonik forma uygun olarak a_i' ve b_i' şeklinde değiştirilerek yeni transfer fonksiyonu elde edilir.
- 2. Elde edilen yeni transfer fonksiyonunun karşılığı olan değiştirilmiş kontrol edilebilir kanonik form blok diyagramı elde edilir.

- 3. Elde edilen blok diyagramında ilgili blokların yerine Bölüm 3'te tasarlanmış olan ilgili fonksiyonu sağlayan devreler yerleştirilir.
- 4. Gerekliyse akım aynaları yardımıyla bloklar birleştirilip ilgili transfer fonksiyonunun karşılığı olan devre elde edilir.

Bu yöntemin geçerliliğini test etmeden önce çarpma-integral alma bloğu ve skaler ile çarpma bloğu kullanılarak bilinen bir 1. dereceden alçak geçiren fark alan tip logaritmik ortam süzgeci blok diyagramından devre tasarımı yapılacaktır. Böylece çarpma-integral alma bloğu kullanılarak tasarlanan devrenin istenen fonksiyonu yerine getirip getirmediği öğrenilerek Kısım 6.2'deki yöntemin testlerine başlanabilecektir. Yöntemi test etmek için 5. derece alçak geçiren ve yüksek geçiren fark alan tip AB sınıfı logaritmik ortam süzgeçlerinin tasarımları yapılmıştır.

6.3 1. Dereceden Fark Alan Tip AB Sınıfı Alçak Geçiren Süzgeç Devresi Tasarımı

$$H(s) = \frac{b\omega_0}{s + a\omega_0} \tag{6.3}$$

Denklem (6.3)'deki transfer fonksiyonu Şekil 6.2'deki blok diyagramı ile gerçeklenebilir.



Şekil 6.2: 1. dereceden alçak geçiren süzgecin blok diyagramı

Şekil 6.2'deki blok diyagramında gösterilen devreyi gerçekleştirmek için Kısım 3.8'deki çift çıkışlı fark alan tip AB sınıfı çarpma-integral alma devresi ile Kısım 3.4'teki akım çarpma devresi kullanılarak blok diyagramındaki ilgili bloklara yerleştirilir. Akım modlu çalışıldığı için toplama bloklarına ihtiyaç yoktur. Bloklar arası akım aktarımına ihtiyaç duyulan yerlerde akım aynaları kullanılacaktır. Elde edilen 1. dereceden fark alan tip AB sınıfı logaritmik ortam alçak geçiren süzgeç devresi Şekil 6.3'te sunulmuştur.



Şekil 6.3: 1. dereceden fark alan tip AB sınıfı logaritmik ortam alçak geçiren süzgeç devresi

6.3.1 Devre Benzetim Sonuçları

1. dereceden fark alan tip AB sınıfı alçak geçiren logaritmik ortam süzgecinin devre benzetimleri PSpice yazılımı ile gerçekleştirilmiştir. Süzgeç devresinin doğal frekansı sadece devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek ayarlanabilmektedir. Böylece tasarlanan devre geniş bir frekans aralığında çalışabildiği için tasarımcıya büyük kolaylık sağlamaktadır. Süzgeç devresinin kazanç-frekans cevabı Şekil 6.4'te, faz-frekans cevabı ise Şekil 6.5'te sunulmuştur.



Şekil 6.4: 1. dereceden alçak geçiren süzgecin kazanç-frekans cevabı ve ayarlanabilir doğal frekans f_0



Şekil 6.5: 1. dereceden alçak geçiren süzgecin faz-frekans cevabı

Devrenin toplam harmonik bozulması elde edilmiş ve Şekil 6.6'da sunulmuştur. Son benzetim ise zaman ortamı cevabı için yapılmış ve giriş ve çıkış akımlarının grafiği Şekil 6.7'de sunulmuştur.



Şekil 6.6: 1. dereceden alçak geçiren süzgece ait THD



Şekil 6.7: 1. dereceden alçak geçiren süzgecin zaman ortamı cevabı

Devredeki pasif elemanların (kondansatörlerin) %5 toleransa sahip olduğu duruma ait Monte-Carlo analizi yapılmış ve bu durumun alçak geçiren süzgecin kesim frekansına etkisini incelemek amacıyla elde edilen Monte-Carlo histogram grafiği Şekil 6.8'de sunulmuştur.



Şekil 6.8: Monte-Carlo Histogramı

6.4 Beşinci Dereceden Fark Alan Tip AB Sınıfı Alçak Geçiren Süzgeç Devresi Tasarımı

5. dereceden bir alçak geçiren süzgece ait transfer fonksiyonu Denklem (6.4)'de sunulmuştur

$$H(s) = \frac{\omega_0^5}{s^5 + 3.24\omega_0 s^4 + 5.24\omega_0^2 s^3 + 5.24\omega_0^3 s^2 + 3.24\omega_0^4 s + \omega_0^5}.$$
 (6.4)

Kısım 6.2'deki yöntem ile Denklem (6.4)'deki transfer fonksiyonunun blok diyagramı elde edilmiş ve Şekil 6.9'da sunulmuştur.

Kısım 6.2'deki yönteme göre elde edilen transfer fonksiyonunun yeni katsayıları aşağıdaki eşitliklerde sunulmuştur:

$$a_0' = 1, a_1' = 3.24, a_2' = 5.24, a_3' = 5.24, a_4' = 3.24, a_5' = 1$$

 $b_0' = 1$ (6.5)



Şekil 6.9: 5. dereceden alçak geçiren süzgeç blok diyagramı

Şekil 6.9'daki blok diyagramının devre sentezi için çift çıkışlı fark alan tip AB sınıfı çarpma-integral alma devresi ile skaler ile çarpma devrelerine ihtiyaç vardır. Akım modlu devrelerde toplama devresine ihtiyaç yoktur. Gerekli devrelerin tasarımı Bölüm 3'te sunulduğu için ilgili devreleri ilgili blokların olduğu yere yerleştirip gerektiği yerde akım aynaları da kullanılarak devre tasarlanır. Tasarlanan devre Şekil 6.10'da sunulmuştur.



Şekil 6.10: 5. dereceden alçak geçiren fark alan tip AB sınıfı logaritmik ortam süzgeci devresi

83

6.4.1 Devre Benzetim Sonuçları

Tasarlanmış olan süzgeç devresinin PSpice yazılımı ile ileri yön akım kazancı parametresi BF=10000 olan varsayılan BJT modelleri kullanılarak benzetimi yapılmıştır. Bu benzetim, teorik çalışmaların doğruluğunun kontrolü için yapılmıştır. I_f =100µA olmak üzere giriş akımı u=0.1 I_f değerine ayarlanmıştır. Devredeki tüm DC akım kaynaklarının genliği I_f ile orantılıdır. Besleme gerilimi 3V'tur. Devrede bulunan tüm kondansatör kapasiteleri eşit olarak yani $C_{a1}=C_{a2}=C_{b1}=C_{b2}=C_{c1}=C_{c2}=C_{d1}=C_{d2}=C_{e1}=C_{e2}=12$,3nF seçilmiştir. Bu eleman ve kaynak değerleri ile süzgecin köşe frekansı f_0 =50kHz olarak elde edilmiştir. Süzgecin köşe frekansı, $I_f = \omega_0.C.V_t$ formülüne göre de f_0 =50kHz olarak hesaplanmıştır. PSpice devre benzetim sonuçları, teorik çalışmaları doğruladığı için ikinci adım olarak devre benzetimlerinde AT&T CBIC-R tipi gerçek BJT modelleri kullanılmıştır.

İlk benzetim kazanç-frekans cevabı için yapılmış ve süzgecin doğal frekansı f_0 =47kHz olarak elde edilmiştir. Süzgeç devresinin doğal frekansı f_0 devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek dört dekad boyunca ayarlanabilmektedir ve bu durum Şekil 6.11'de sunulmuştur. Akım kaynaklarında I_f değeri 1µA olarak ayarlandığında süzgeç devresinin doğal frekansı f_0 =480Hz, 10µA olarak ayarlandığında f_0 =4.8kHz, 100µA olarak ayarlandığında f_0 =48kHz, 1000µA olarak ayarlandığında f_0 =4.7MHz olarak elde edilmiştir. Benzetimde sinüzoidal giriş akımının tepe değeri 0.1 I_f değerine ayarlanmıştır. Şekil 6.12'de ise süzgeç devresinin faz-frekans cevabı sunulmuştur.

Şekil 6.13'te devreye süzgecin doğal frekansı ile eşit frekansta giriş akımı verildiğinde alçak geçiren süzgeç çıkışı için zaman ortamı cevabı görülmektedir.

Akım kaynaklarına ait I_f değeri 100µA olarak ayarlanarak sinüzoidal giriş akımının tepe değeri 1µA'den 140µA'e kadar değiştirilerek çıkış akımının THD ölçümü yapılmış ve benzetimden elde edilen sonuçlar Şekil 6.14'te sunulmuştur.



Şekil 6.11: Elektronik olarak ayarlanabilen doğal frekansa sahip alçak geçiren süzgeç devresinin genlik-frekans cevabı



Şekil 6.12: 5. dereceden alçak geçiren süzgecin faz-frekans cevabı



Şekil 6.13: 5. dereceden alçak geçiren süzgecin zaman ortamı cevabı



Şekil 6.14: 5. dereceden alçak geçiren süzgecin çıkış akımına ait THD

6.5 Beşinci Derece Yüksek Geçiren Süzgeç Devresi Tasarımı

5. dereceden bir yüksek geçiren süzgece ait transfer fonksiyonu Denklem (6.4)'de sunulmuştur

$$H(s) = \frac{\omega_0^5}{s^5 + 3.24\omega_0 s^4 + 5.24\omega_0^2 s^3 + 5.24\omega_0^3 s^2 + 3.24\omega_0^4 s + \omega_0^5}.$$
 (6.6)

Kısım 6.2'deki yöntem ile Denklem (6.4)'deki transfer fonksiyonunun blok diyagramı elde edilmiş ve Şekil 6.15'te sunulmuştur.



Şekil 6.15: 5. dereceden yüksek geçiren süzgeç blok diyagramı

Şekil 6.15'teki blok diyagramının devre sentezi için çift çıkışlı fark alan tip AB sınıfı çarpma-integral alma devresi ile skaler ile çarpma devrelerine ihtiyaç vardır. Akım modlu devrelerde toplama devresine ihtiyaç yoktur. Gerekli devrelerin tasarımı Bölüm 3'te sunulduğu için ilgili devreleri ilgili blokların olduğu yere yerleştirip gerektiği yerde akım aynaları da kullanılarak devre tasarlanır. Tasarlanan devre Şekil 6.16'da sunulmuştur.



Şekil 6.16: 5. dereceden fark alan tip AB sınıfı yüksek geçiren süzgeç devresi

88

6.5.1 Devre Benzetim Sonuçları

Tasarlanmış olan süzgeç devresinin PSpice yazılımı ile ileri yön akım kazancı parametresi BF=10000 olan varsayılan BJT modelleri kullanılarak benzetimi yapılmıştır. Bu benzetim, teorik çalışmaların doğruluğunun kontrolü için yapılmıştır. $I_f = 100 \mu A$ olmak üzere giriş akımı $u = 0.1 I_f$ değerine ayarlanmıştır. Devredeki tüm DC akım kaynaklarının genliği If ile orantılıdır. Besleme gerilimi 3V'tur. Devredeki tüm kondansatör kapasiteleri eşit olarak yani $C_{a1}=C_{a2}=C_{b1}=C_{b2}=C_{c1}=C_{c2}=C_{d1}=C_{d2}=C_{e1}=C_{e2}=12$,3nF seçilmiştir. Bu eleman ve kaynak değerleri ile süzgecin köşe frekansı $f_0=50$ kHz olarak elde edilmiştir. Süzgecin köşe frekansı, $I_f = \omega_0 \cdot C \cdot V_t$ formülüne göre de $f_0 = 50$ kHz olarak hesaplanmıştır. PSpice devre benzetim sonuçları, teorik çalışmaları doğruladığı için ikinci adım olarak devre benzetimlerinde AT&T CBIC-R tipi gerçek BJT modelleri kullanılmıştır.

İlk benzetim kazanç-frekans cevabı için yapılmış ve süzgecin doğal frekansı f_0 =47kHz olarak elde edilmiştir. Süzgeç devresinin doğal frekansı f_0 devredeki bazı DC akım kaynaklarının genlikleri değiştirilerek dört dekad boyunca ayarlanabilmektedir ve bu durum Şekil 6.17'de sunulmuştur. Akım kaynaklarında I_f değeri 1µA olarak ayarlandığında süzgeç devresinin doğal frekansı f_0 =480Hz, 10µA olarak ayarlandığında f_0 =4.8kHz, 100µA olarak ayarlandığında f_0 =48kHz, 1000µA olarak ayarlandığında f_0 =4.7MHz olarak elde edilmiştir. Benzetimde sinüzoidal giriş akımının tepe değeri 0.1 I_f değerine ayarlanmıştır.

Şekil 6.18'de devreye süzgecin doğal frekansı ile eşit frekansta giriş akımı verildiğinde alçak geçiren süzgeç çıkışı için zaman ortamı cevabı görülmektedir.

Akım kaynaklarına ait I_f değeri 100µA olarak ayarlanarak sinüzoidal giriş akımının tepe değeri 1µA'den 140µA'e kadar değiştirilerek çıkış akımının THD ölçümü yapılmış ve benzetimden elde edilen sonuçlar Şekil 6.19'da sunulmuştur.



Şekil 6.17: Elektronik olarak ayarlanabilen doğal frekansa sahip yüksek geçiren süzgeç devresinin genlik-frekans cevabı



Şekil 6.18: 5. dereceden yüksek geçiren süzgecin zaman ortamı cevabı



Şekil 6.19: 5. dereceden yüksek geçiren süzgeç çıkış akımına ait THD

6.6 Sonuç

Bu bölümde fark alan tip AB sınıfı logaritmik ortam devrelerinin genel bir sentez yöntemi geliştirilmiştir. Verilen bir transfer fonksiyonundan blok diyagramının elde edilme yöntemlerinden olan kontrol edilebilir kanonik form ya da diğer ismiyle direct form kullanılmıştır. Sonrasında bu blok diyagramında Bölüm 3'te içyapısı tasarlanmış olan giriş akım ayırıcı devresi, akım aynası devreleri, akım çarpma devresi ve çift çıkışlı fark alan tip AB sınıfı çarpmaintegral alma devresi yerleştirilerek tüm devrenin nasıl elde edileceği anlatılmıştır.

Örnek olarak 1. dereceden fark alan tip AB sınıfı logaritmik ortam alçak geçiren süzgeç devresi tasarımı yapılarak kayıpsız integral alma bloğu yerine çarpma-integral alma bloğu kullanılarak yapılan tasarımların istenen fonksiyonu yerine getirip getirmediği test edilmiştir. Tasarlanan devrenin kontrolü için önce PSpice yazılımında ideal BJT'ler kullanılarak devre benzetimi yapılmıştır. PSpice devre benzetiminden elde edilen sonuçlar teorik çalışmayı doğruladığı için daha sonra AT&T CBIC-R gerçek BJT modelleri ile devre benzetimi yapılmıştır.

Testin başarılı olması sonrasında Kısım 6.2'deki yöntemin geçerliliğinin testi için 5. dereceden alçak geçiren ve yüksek geçiren fark alan tip AB sınıfı logaritmik ortam süzgeçlerinin tasarımları yapılmış ve yöntemin geçerliliği kanıtlanmıştır.

Sonuç olarak bu bölümde tasarımcıya herhangi bir transfer fonksiyonu verildiğinde bu transfer fonksiyonundan blok diyagramın nasıl elde edileceği ve bu blok diyagramından devrenin nasıl sentezleneceği genel bir tasarım yöntemi haline getirilmiştir. Bu yöntemle tasarlanan devrelerde devrenin doğal frekansının elektronik olarak ayarlanabilir olması tasarımcıya büyük kolaylık sağlamaktadır.

7. Değiştirilmiş Direct-Form I ve Değiştirilmiş Direct-Form II Yöntemleri ile Süzgeç Tasarımı

7.1 Giriş

Bu bölümde Bölüm 6'daki çalışma ile benzer olarak sistematik bir yöntem geliştirilerek verilen bir transfer fonksiyonundan adım adım devre elde edilebilmesi hedeflenmiştir. Kontrol edilebilir kanonik form yerine Direct-Form I ve Direct-Form II yapıları üzerinde kayıpsız integral alıcı blok yerine kayıplı integral alıcı blok kullanılmak suretiyle değişiklik yapılmıştır. Bu yöntem ile fark alan tip AB sınıfı logaritmik ortam süzgeçlerinin genel tasarım yöntemi oluşturulmuştur. Kayıpsız integral alma bloğu yerine kayıplı integral alma bloğunun yerleştirilmesindeki amaç yüksek frekansta çalışacak devreler için yüksek katsayılara sahip skaler ile çarpma devresi tasarımının zor olmasıdır. Devredeki elemanların akım ve/veya gerilimlerinin oranının yüksek olması devreleri çalışmasına olumsuz etki etmektedir. Ayrıca orijinal Direct-Form I ve Direct-Form II yapılarında devrenin derecesi oranında kayıpsız integral alma bloğu arka arkaya kaskad bağlanmaktadır. Bu durum yüksek dereceli süzgeçler için kararsız çalışmaya yol açabilir.

Orijinal Direct-Form I ve Direct-Form II yöntemleri sırasıyla Kısım 2.7.2 ve Kısım 2.7.3'te anlatılmıştır. Bu yapılar üzerinde kayıpsız integral alıcı blok yerine kayıplı integral alıcı blok kullanılarak elde edilen yeni yapılar ile devre tasarım yöntemleri Kısım 7.2 ve Kısım 7.3'te sunulmuştur.

7.2 Değiştirilmiş Direct-Form I Yöntemi

Orijinal Direct-Form I yapısında kayıpsız integral alma blokları, skaler ile çarpma blokları ve toplama blokları bulunmaktadır. Çalışmanın bu kısmındaki amaç var olan bir genel tasarım yöntemini değiştirerek özellikle logaritmik ortam süzgeçlerinin tasarımı konusunda daha iyi hale getirmektir. Orijinal yapıda yüksek frekanslı süzgeç tasarımı yapılırken skaler ile çarpma bloklarının çok yüksek katsayılar için tasarlanması gerekmektedir. Böylece devredeki aktif elemanların akımları arasında ve/veya gerilimleri arasında çok büyük oranda farklılıklar oluşmakta ve bu durumda devre tasarımında sorunlar yaşanmaktadır. Devredeki bir aktif eleman iletimde iken diğeri doyum durumuna geçip sinüs sinyali bozulabilmektedir. İşte bu tip sorunları ortadan kaldırmak amacıyla Direct-Form I yapısında değişikliğe gidip skaler ile çarpma kısmının büyük oranda integral alma bloğunun içine kaydırıldığı yeni bir yapı hedeflenmiştir. Böylece skaler ile çarpma blokları daha küçük katsayılar ile çarpma işlemi yapabilecektir. Ayrıca logaritmik ortamda kayıplı integral alma devresinin tasarımı literatürde yaygın olarak kullanılan bir tasarım olup transfer fonksiyonunun hem payı hem de paydasındaki sıfırıncı dereceden terim ω_0 katsayısına sahip olduğu için yüksek frekanslarda çalışma konusunda sıkıntı yaratmamaktadır.

Elde edilen değiştirilmiş Direct-Form I yapısı Şekil 7.1'de sunulmuştur. Bu durumda elde edilen yeni transfer fonksiyonu Denklem (7.1)'de görülmektedir. Yeni durumdaki transfer fonksiyonu katsayıları a', b' şeklinde üst indislerle gösterilmiş ve elde ediliş şekilleri ve Denklem (7.2)'de sunulmuştur. Üst indisi olmayan katsayılar orijinal Direct-Form I yapısına aittir.

$$H(s) = \frac{b_0' + b_1' \left(\frac{\omega_0}{s + \omega_0}\right) + \dots + b_{N-1}' \left(\frac{\omega_0}{s + \omega_0}\right)^{N-1} + b_N' \left(\frac{\omega_0}{s + \omega_0}\right)^N}{a_0' + a_1' \left(\frac{\omega_0}{s + \omega_0}\right) + \dots + a_{N-1}' \left(\frac{\omega_0}{s + \omega_0}\right)^{N-1} + a_N' \left(\frac{\omega_0}{s + \omega_0}\right)^N}$$
(7.1)

$$a_{r}' = a_{r} + \sum_{i=0}^{r-1} (-1)^{i+r} {\binom{N-i}{r-i}} a_{i} \\ b_{r}' = b_{r} + \sum_{i=0}^{r-1} (-1)^{i+r} {\binom{N-i}{r-i}} b_{i} \end{cases} N \ge r \ge 0, \ a_{0}' = 1$$

$$(7.2)$$


Şekil 7.1: Değiştirilmiş Direct-Form I blok yapısı

Bu yöntemin testi için sonraki kısımda 3. dereceden alçak geçiren süzgeç tasarımı yapılacaktır.

7.2.1 3. Dereceden Alçak Geçiren Fark Alan Tip AB Sınıfı Logaritmik Ortam Süzgeci Tasarımı

Denklem (7.3)'te 3. dereceden alçak geçiren süzgece ait transfer fonksiyonu sunulmuştur.

$$H(s) = \frac{\omega_0^3}{s^3 + 2\omega_0 s^2 + 2\omega_0^2 s + \omega_0^3}$$
(7.3)

Kısım 7.2'deki yöntem kullanılarak yeni elde edilen transfer fonksiyonu ve transfer fonksiyonuna ait yeni katsayılar Denklem (7.4) ve Denklem (7.5)'te görülmektedir. Orijinal Direct-Form I yönteminde a_0 katsayısı her zaman 1'e eşit olduğu için ayrıca bir sembolle gösterilmemesine rağmen bu yöntemde karışıklığı engellemek amacıyla a_0 olarak belirtilmiştir. Ayrıca yeni yöntemdeki a_0' katsayısı da 1'e eşittir.

$$H(s) = \frac{b_0' + b_1' \left(\frac{\omega_0}{s + \omega_0}\right) + b_2' \left(\frac{\omega_0}{s + \omega_0}\right)^2 + b_3' \left(\frac{\omega_0}{s + \omega_0}\right)^3}{a_0' + a_1' \left(\frac{\omega_0}{s + \omega_0}\right) + a_2' \left(\frac{\omega_0}{s + \omega_0}\right)^2 + a_3' \left(\frac{\omega_0}{s + \omega_0}\right)^3}$$

$$b_0 = 0, \ b_1 = 0, \ b_2 = 0, \ b_3' = b_3 = 1,$$

$$a_0' = a_0 = 1, \ a_1' = -1, \ a_2' = 1, \ a_3' = 0.$$
(7.4)

Elde edilen transfer fonksiyonu ve katsayılarına karşılık gelen blok diyagramı Şekil 7.2'de sunulmuştur.



Şekil 7.2: 3. Dereceden alçak geçiren süzgece ait değiştirilmiş Direct-Form I blok diyagramı

Elde edilen blok diyagramında ihtiyaç duyulan fark alan tip AB sınıfı kayıplı integral alma devresi, skaler ile çarpma devresi ve akım aynaları Bölüm 3'te tasarlanmıştı. Şekil 7.2'deki blok diyagramında bu devreler yerine yerleştirildiğinde istenen alçak geçiren süzgeç devresi elde edilmiş olur.

7.2.1.1 Devre Benzetimi

İlk etapta sentezlenen süzgeç devresinin PSpice yazılımı ile ileri yön akım kazancı BF=10000 olan varsayılan BJT modelleri kullanılarak devre benzetimi yapılmıştır. Benzetim sonuçları, teorik hesaplamalar ile elde edilen sonuçlar ile örtüşmüştür. Giriş akımı *u* sinüzoidaldir. Gerilim kaynağı 2.25V olarak seçilmiştir. Kayıplı integral alıcı devrelerdeki tüm kondansatörlerin kapasiteleri 12.3pF olarak seçilmiştir. $I_f = 100 \mu$ A olarak seçilmiştir. Bu akım değerleri ve kondansatör kapasiteleri ile süzgeç devresinin doğal frekansı $I_f=\omega_0 CV_t$ eşitliğine göre $f_0=50$ kHz olarak hesaplanmış ve PSpice benzetiminden süzgeç devresinin doğal frekans değeri $f_0=50$ kHz olarak elde edilmiştir. PSpice devre benzetim sonuçları, teorik çalışmalardan elde edilen sonuçları doğruladığı için sonraki adımda AT&T CBIR-R tipi gerçek BJT modelleri ile PSpice yazılımı ile devre benzetimi yapılacaktır.

Önerilen fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci devresinin frekans cevabını elde etmek için doğal frekans $I_f=100\mu$ A seçilerek PSpice yazılımı ile devre benzetimleri yapılmıştır. Şekil 7.3'te alçak geçiren süzgecin doğal frekansının, akım kaynaklarının I_f değeri değiştirilerek 2 dekad boyunca elektronik olarak ayarlanabildiği görülmektedir. İdeal BJT modelleriyle elde sonuçlar ile gerçek BJT modelleriyle elde edilen sonuçların birbirleriyle benzer olduğu tespit edilmiştir.



Şekil 7.3: 3. dereceden alçak geçiren süzgecin kazanç-frekans cevabı

Tasarlanan süzgecin faz-frekans cevabı Şekil 7.4'te sunulmuştur.



Şekil 7.4: 3. dereceden alçak geçiren süzgecin faz-frekans cevabı

Tasarlanan süzgecin zaman ortamı cevabı sinüzoidal giriş akımının tepe değeri 10µA ve frekansı, süzgeç devresinin doğal frekansı ile eşit yani 4.8kHz olarak ayarlanıp elde edilmiş ve grafikleri Şekil 7.5'te sunulmuştur.



Şekil 7.5: 3. dereceden alçak geçiren süzgecin zaman ortamı cevabı

7.3 Değiştirilmiş Direct-Form II Yöntemi

Çalışmanın bu kısmında, Kısım 7.2'deki çalışmaya benzer şekilde Direct-Form II yapısı üzerinde kayıpsız integral alma bloğu yerine kayıplı integral alma bloğu kullanmak suretiyle değişiklik yapılmıştır. Tez çalışmasının bu kısmındaki amaç Kısım 7.2'ye benzer şekilde var olan bir genel tasarım yöntemini değiştirerek özellikle logaritmik ortam süzgeçlerinin tasarımı konusunda daha iyi hale getirmektir. Kullanılan yöntem Kısım 7.2'de anlatılan yöntemle benzerdir.

Elde edilen değiştirilmiş Direct-Form II yapısı Şekil 7.6'da sunulmuştur. Bu durumda elde edilen yeni transfer fonksiyonu Denklem (7.6)'da görülmektedir. Yeni durumdaki transfer fonksiyonu katsayıları a', b' şeklinde üst indislerle gösterilmiş ve elde ediliş şekilleri ve Denklem (7.7)'de sunulmuştur. Üst indisi olmayan katsayılar orijinal Direct-Form II yapısına aittir.



Şekil 7.6: Değiştirilmiş Direct-Form II blok yapısı

$$H(s) = \frac{b_{0}' + b_{1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right) + \dots + b_{N-1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{N-1} + b_{N}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{N}}{a_{0}' + a_{1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right) + \dots + a_{N-1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{N-1} + a_{N}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{N}} \qquad (7.6)$$

$$a_{r}' = a_{r} + \sum_{i=0}^{r-1} (-1)^{i+r} \binom{N-i}{r-i} a_{i}}{b_{i}} N \ge r \ge 0, \ a_{0}' = 1 \qquad (7.7)$$

$$b_{r}' = b_{r} + \sum_{i=0}^{r-1} (-1)^{i+r} \binom{N-i}{r-i} b_{i}}$$

Bu yöntemin testi için sonraki kısımda 3. dereceden alçak geçiren süzgeç tasarımı yapılacaktır.

7.3.1 3. Dereceden Alçak Geçiren Fark Alan Tip AB Sınıfı Logartmik Ortam Süzgeci Tasarımı

Denklem (7.3)'te 3. dereceden alçak geçiren süzgece ait transfer fonksiyonu sunulmuştur.

$$H(s) = \frac{\omega_0^3}{s^3 + 2\omega_0 s^2 + 2\omega_0^2 s + \omega_0^3}$$
(7.8)

Kısım 7.2'deki yöntem kullanılarak yeni elde edilen transfer fonksiyonu ve transfer fonksiyonuna ait yeni katsayılar Denklem (7.9) ve Denklem (7.10)'da görülmektedir. Orijinal Direct Form II yönteminde a_0 katsayısı her zaman 1'e eşit olduğu için ayrıca bir sembolle gösterilmemesine rağmen bu yöntemde karışıklığı engellemek amacıyla a_0 olarak belirtilmiştir. Ayrıca yeni yöntemdeki a_0' katsayısı da 1'e eşittir.

$$H(s) = \frac{b_{0}' + b_{1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right) + b_{2}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{2} + b_{3}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{3}}{a_{0}' + a_{1}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right) + a_{2}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{2} + a_{3}' \left(\frac{\omega_{0}}{s + \omega_{0}}\right)^{3}}$$

$$b_{0} = 0, \ b_{1} = 0, \ b_{2} = 0, \ b_{3}' = b_{3} = 1,$$

$$a_{0}' = a_{0} = 1, \ a_{1}' = -1, \ a_{2}' = 1, \ a_{3}' = 0.$$
(7.9)

Elde edilen transfer fonksiyonu ve katsayılarına karşılık gelen blok diyagramı Şekil 7.7'de sunulmuştur.

Elde edilen blok diyagramında ihtiyaç duyulan fark alan tip AB sınıfı kayıplı integral alma devresi, skaler ile çarpma devresi ve akım aynaları Bölüm 3'te tasarlanmıştı. Şekil 7.7'deki blok diyagramında bu devreler yerine yerleştirildiğinde istenen alçak geçiren süzgeç devresi elde edilmiş olur.



Şekil 7.7: 3. Dereceden alçak geçiren süzgece ait değiştirilmiş Direct-Form II blok diyagramı

7.3.1.1 Devre Benzetimi

İlk etapta sentezlenen süzgeç devresinin PSpice yazılımı ile ileri yön akım kazan BF=10000 olan varsayılan BJT modelleri kullanılarak devre benzetimi yapılmıştır. Benzetim sonuçları, teorik hesaplamalar ile elde edilen sonuçlar ile örtüşmüştür. Giriş akımı *u* sinüzoidaldir. Gerilim kaynağı 2.25V olarak seçilmiştir. Kayıplı integral alıcı devrelerdeki tüm kondansatörlerin kapasiteleri 12.3pF olarak seçilmiştir. $I_f = 100 \mu$ A olarak seçilmiştir. Bu akım değerleri ve kondansatör kapasiteleri ile süzgeç devresinin doğal frekansı $I_f=\omega_0 CV_t$ eşitliğine göre $f_0=50$ kHz olarak hesaplanmış ve PSpice benzetiminden süzgeç devresinin doğal frekans değeri $f_0=50$ kHz olarak elde edilmiştir. PSpice devre benzetim sonuçları, teorik çalışmalardan elde edilen sonuçları doğruladığı için sonraki adımda AT&T CBIR-R tipi gerçek BJT modelleri ile PSpice yazılımı ile devre benzetimi yapılacaktır.

Önerilen fark alan tip AB sınıfı çok fonksiyonlu logaritmik ortam süzgeci devresinin frekans cevabını elde etmek için doğal frekans $I_f=100\mu$ A seçilerek PSpice yazılımı ile devre benzetimleri yapılmıştır. Şekil 7.8'de alçak geçiren süzgecin doğal frekansının, akım kaynaklarının I_f değeri değiştirilerek 2 dekad boyunca elektronik olarak ayarlanabildiği görülmektedir. İdeal BJT modelleriyle elde sonuçlar ile gerçek BJT modelleriyle elde edilen sonuçların birbirleriyle benzer olduğu tespit edilmiştir.



Şekil 7.8: 3. dereceden alçak geçiren süzgecin kazanç-frekans cevabı

Tasarlanan süzgecin faz-frekans cevabı Şekil 7.9'da sunulmuştur.



Şekil 7.9: 3. dereceden alçak geçiren süzgecin faz-frekans cevabı

Tasarlanan süzgecin zaman ortamı cevabı sinüzoidal giriş akımının tepe değeri 10µA ve frekansı, süzgeç devresinin doğal frekansı ile eşit yani 4.8kHz olarak ayarlanıp elde edilmiş ve grafikleri Şekil 7.10'da sunulmuştur.



Şekil 7.10: 3. dereceden alçak geçiren süzgecin zaman ortamı cevabı

7.4 Sonuç

Bu bölümde fark alan tip AB sınıfı logaritmik ortam devrelerinin genel bir sentez yöntemi geliştirilmiştir. Verilen bir transfer fonksiyonundan blok diyagramının elde edilme yöntemlerinden olan kontrol edilebilir Direct-Form I ve Direct-Form II kullanılmıştır. Sonrasında bu blok diyagramında Bölüm 3'te içyapısı tasarlanmış olan giriş akım ayırıcı devresi, akım aynası devreleri, akım çarpma devresi ve fark alan tip AB sınıfı kayıplı integral alma devresi yerleştirilerek tüm devrenin nasıl elde edileceği anlatılmıştır.

Örnek olarak 3. dereceden fark alan tip AB sınıfı logaritmik ortam alçak geçiren süzgeç devresi tasarımları yapılarak kayıpsız integral alma bloğu yerine kayıplı integral alma bloğu kullanılarak yapılan tasarımların istenen fonksiyonu yerine getirip getirmediği test edilmiştir. Tasarlanan devrenin kontrolü için önce PSpice yazılımında ideal BJT'ler kullanılarak devre benzetimi yapılmıştır. PSpice devre benzetiminden elde edilen sonuçlar teorik çalışmayı doğruladığı için daha sonra AT&T CBIC-R gerçek BJT modelleri ile devre benzetimi yapılmıştır.

Sonuç olarak bu bölümde tasarımcıya herhangi bir transfer fonksiyonu verildiğinde bu transfer fonksiyonundan blok diyagramın nasıl elde edileceği ve bu blok diyagramından devrenin nasıl sentezleneceği genel bir tasarım yöntemi haline getirilmiştir. Bu yöntemle tasarlanan devrelerde devrenin doğal frekansının elektronik olarak ayarlanabilir olması tasarımcıya büyük kolaylık sağlamaktadır.

8. SONUÇ

Bu tez çalışmasının amacı logaritmik ortam süzgeçlerinin tasarımına ait genel bir sentez yöntemi geliştirmek olarak belirlenmiştir. Genel tasarımların elde edilebilmesi için önce bu tasarımlar için gerekli olan kayıplı integral alma bloğu, çarpma-integral alma bloğu ve skaler ile çarpma bloklarının devre tasarımları yapılmıştır. Tasarlanan devreler akım modlu olduğu için toplama bloklarına ihtiyaç duyulmamıştır. Devre tasarımlarında durum uzayı sentez yöntemi, translineer prensibi, companding sinyal işleme yöntemi kullanılmıştır. Ayrıca devreler ihtiyaca göre A sınıfı ya da fark alan tip AB sınıfı yapıda elde edilmiştir.

Genel bir tasarım yöntemi geliştirme çalışmasında önce elde edilen blok yapıların testi için literatürde oldukça popüler olan KHN yapısında kayıpsız integral alma bloğu yerine kayıplı integral alma bloğu kullanılmak suretiyle değişiklik yapılarak devre tasarımları yapılmıştır. A sınıfı devre tasarımlarında temel süzgeç karakteristiklerini sağlayan devre ile çentik süzgeç ve tüm geçiren süzgeç karakteristiklerini sağlayan devreler ayrı ayrı ele alınmak durumunda kalınmıştır. Çünkü ortak bir çalışma bölgesi bulunamamıştır. Ayrıca gerçek BJT modellerinin doğrusal olmayan karakteristiklerinden dolayı bazı blokların akım kazançları istendiği gibi elde edilememiş ve bu durumun önüne geçmek amacıyla devrelerdeki bazı DC akım kaynaklarının değerleri ile bazı BJT'lerin emitör-baz alanlarının değerlerinde çok küçük değişiklikler yapılmıştır. Elde edilen süzgeç devrelerinin doğal frekansı kalite faktörü elektronik olarak ve ayarlanabilmektedir. Ancak A sınıfı yapıda kalite faktörünün ayarlanabilme aralığı çok kısıtlıdır. Değiştirilmiş KHN yapısı fark alan tip AB sınıfı çalışmada ise tüm süzgeç karakteristiklerinin ortak bir çalışma bölgesinde elde edilebilmesi A sınıfı yapıya göre büyük avantaj sağlamıştır. Ayrıca fark alan tip AB sınıfı yapıda kalite faktörü daha geniş bir aralıkta elektronik olarak ayarlanabilmiştir. 2. derece KHN yapısındaki değişiklikler yapılarak elde edilen süzgeçler ile denemeler başarıyla sonuçlandıktan sonra genel tasarım yöntemleri üzerinde durulmaya başlamıştır.

Genel tasarım yöntemleri araştırıldığında oldukça popüler olan kontrol edilebilir kanonik form yapısı, Direct-Form I ve Direct-Form II öne çıkmıştır. Böylece herhangi bir transfer fonksiyonu verildiğinde önce blok yapısı sonrasında ise devre elde etmek mümkün olacaktır.

Kontrol edilebilir kanonik form yapısı orijinalinde kayıpsız integral alma bloklarına, skaler ile çarpma bloklarına ve toplama bloklarına sahiptir. Bu formda yüksek frekansta çalışabilmek için çok yüksek katsayılara sahip skaler ile çarpma bloklarına ihtiyaç duyulmaktadır. Bu durum devredeki aktif elemanları akım ve/veya gerilim değerleri bakımından dengeli çalışmasını engellemektedir. Ayrıca çok yüksek katsayıya sahip skaler ile çarpma bloğunun tasarımı oldukça zordur. Bu durumu engellemek adına kontrol edilebilir kanonik form yapısında kayıpsız integral alma bloğu yerine çarpma-integral alma bloğu kullanmak suretiyle değişiklik yapılmıştır. Böyle bir tasarımın yararlı olup olmayacağını test etmek için önce bilinen bir 1. derece blok yapıda –kontrol edilebilir kanonik form olmayan- kayıpsız integral alma bloğu yerine çarpma-integral alma bloğu kullanılarak devre benzetimleri yapılmış ve başarılı sonuçlar elde edilmiştir. Sonrasında ise 5. dereceden alçak geçiren ve 5. dereceden yüksek geçiren fark alan tip AB sınıfı logaritmik ortam süzgeçleri tasarlanmıştır. Bu devrelerin doğal frekansı elektronik olarak ayarlanabilmektedir.

Çalışmanın son bölümünde ise Direct-Form I ve Direct-Form II yöntemleri üzerinde değişiklikler yapılarak logaritmik ortam süzgeçlerinin genel tasarım yöntemi elde edilmeye çalışılmıştır. Kayıpsız integral alma blokları yerine kayıplı integral alma blokları kullanıldığı için Direct-Form yapılarındaki katsayılar da değişmiştir. Yani Direct-Form I ve Direct-Form II yapılarında olduğu gibi transfer fonksiyonundaki katsayılar doğrudan blok diyagramında kullanılamamaktadır. Yeni katsayılar bazı işlemler sonrası elde edilebilmektedir. Bu işlemler genel bir yapıya oturtulmuştur. Orijinal Direct-Form I ve II yapılarında yüksek frekansta çalışabilmek için çok yüksek katsayılara sahip skaler ile çarpma bloklarına ihtiyaç duyulmaktadır. Bu durum devredeki aktif elemanları akım ve/veya gerilim değerleri bakımından dengeli çalışmasını engellemektedir. Ayrıca daha önce belirtildiği gibi çok yüksek katsayıya sahip skaler ile çarpma bloğunun tasarımı oldukça zordur. Kayıpsız integral alma blokları yerine kayıplı integral alma blokları kullanılarak bu sorunların üstesinden gelinmeye çalışılmıştır. Tasarlanan süzgeç devrelerinin doğal frekansı elektronik olarak ayarlanabilmektedir.

Calışmada genel olarak şu yol izlenmiştir: "Tasarlanan süzgeç devresinin ideal BJT modelleri kullanılarak PSpice yazılımı ile benzetimi yapılmış ve teorik çalışmaların doğrulanması gerçekleştirilmiştir. Sonrasında ise gerçek BJT modelleri ile devre benzetimleri yapılıp devrelerin performansları değerlendirilmiş eğer problem varsa cözüm yolları aranmıştır." Problemlerden en zorlayıcı olanı KHN yapısı değiştirilerek yapılan çalışmalarda yani Bölüm 4 ve Bölüm 5'te ortaya çıkmıştır. Çalışmanın ilk konuları olduğu için ve henüz sorunlar bilinmediği için bu bölümlerde zorluklar yaşanmıştır. Bazı bloklarda akım kazancının istenildiği gibi elde edilmemesi ve bu durumun bazı DC akım kaynaklarının genliği ile bazı BJT'lerin emitör-baz alanlarının değiştirilerek çözüme ulaştığını tespit etmek vakit almıştır. Ayrıca yine Bölüm 4'te alçak geçiren, yüksek geçiren, bant geçiren, tüm geçiren ve çentik süzgeçlerin ortak bir çalışma noktasının bulunması için çaba harcanmış ancak bulunamayınca farklı çalışma noktalarına sahip üç farklı devre ile çözüme gidilmiştir. Bu sorunların çözümü artık bilindiği için sonraki bölümlerde çok büyük problemler yaşanmamıştır.

Yapılan çalışmalarda elde edilen bulgular, yeni çalışmaların hedeflenmesi konusunda teşvik edici olmuştur. Tez çalışmasındaki devrelerde BJT'lerin ideal olmayan karakteristiklerinin tasarlanan devrelere etkilerinin incelenmesi düşünülmektedir. Tez çalışmasında ELIN devreler kategorisindeki logaritmik ortam süzgeç devreleri hedef alınmıştır. Benzer yöntemler ile karekök ortam süzgeç devreleri konusunda çalışmalar yapılması planlanmaktadır. Transfer fonksiyonundan durum uzayı denklemlerine geçiş yöntemleri çalışma süresince araştırılmıştır. Bu yöntemlerin geliştirilmesi konusunda araştırmalar yapılması düşünülmektedir. Bu çalışmada tasarlanan devrelerin, literatürde popüler hale gelmeye başlayan kesirli dereceli süzgeçlere uyarlanması yeni bir çalışma alanı oluşturabilir.

9. KAYNAKLAR

Adams, R. W., "Filtering in Log Domain", 63 rd AES Convention., 1470, (1979).

Altuntaş, E. and Toker, A., "Realization of Voltage and Current Mode KHN Biquads Using CCCIIs", *AEU - Int. J. Electron. Commun.*, 56 (1), 45–49, (2002).

Baki, A. R. and El-Gamal, M. N., "A Low-Power 5-70-MHz Seventy-Order Log- Domain Filter With Programmable Boost, Group Delay, and Gain for Hard Disk Drive Applications", *IEEE Journal of Solid-State Circuits*, 38 (2), (2003).

De La Cruz-Blas, C. A., López-Martín A. J., Carlosena, A., "Low-Voltage CMOS Nonlinear Transconductors and Their Application to Companding Current-Mode Filter", *Analog Integrated Circuits and Signal Processing*, 38 (2-3), 137-147, (2004).

Dindar, M., Kircay, A. and Yuce, E., "A new 7th-order log-domain elliptic video filter using E-cell circuits approach", 2013 8th International Conference on Electrical and Electronics Engineering (ELECO), Bursa, pp. 57-61, (2013).

Drakakis, E. M., Payne, A. J. and Toumazou, C., "Bernoulli Operator: A Low-Level Approach to Log-domain Processing", *Electronics Letters*, 33, 1008-1009, (1997).

Duduk, N., Tola, A. T., "Log-domain Universal Biquad Filter Design Using Lossy Integrators", *Elektronika ir Elektrotechnika*, 22 (4) 56-59, (2016^a).

Duduk, N., Tola, A. T., "Design of second order notch filter in log domain by using lossy integrators", 2016 Ulusal Elektrik – Elektronik ve Biyomedikal Mühendisliği Konferansı (ELECO), Bursa, pp. 427-431, (2016^b). Duduk, N., Tola, A. T., "Second order Class A log domain all pass filter design employing lossy integrators", *2016 26th International Conference Radioelektronika (RADIOELEKTRONIKA)*, Kosice, pp. 222-226, (2016^c).

Duduk, N., Tola, A. T., "Design of log domain differential class AB universal biquad filter by employing lossy integrators", *Indian Journal of Pure & Applied Physics (IJPAP)*, in press.

Edwards, R. T. and Cauwenberghs, G., "Synthesis of Log-domain Filters from First-Order Building Blocks", *Analog Integrated Circuits and Signal Processing*, 22, 177-186, (2000).

El-Gamal, M. and Roberts, W. G., "LC Ladder-Based Synthesis of Log Domain Bandpass Filters", *IEEE International Symposium on Circuits and Systems, ISC AS 1997*, 1, 105-108, (1997).

El-Masry, E. I. and Wu, J., "Low Voltage Micropower Log-Domain", *Analog Integrated Circuits and Signal Processing*, 22 (2-3), 209-220, (2000).

Eskiyerli, M., Payne, A. J. and Toumazou, C., "State Space Synthesis Of Biquads Based On The MOSFET Square Law", *Proceeding Of IEEE ISCAS Atalanta*, 1, 321-324, (1996).

Ferdjallah M. and Barr, R. E., "Adaptive Digital Notch Filter Design on the Unit Circle for the Removal of Powerline Noise from Biomedical Signals", *IEEE Trans. Biomed. Eng.*, 41 (6), 529–536, (1994).

Frey, D. R., "Log-domain filtering: an approach to current-mode filtering", *Circuits, Devices Syst. IEE Proc. G*, 140 (6), 406–416, (1993^a).

Frey, D. R., "A General Class of Current Mode Filters", *IEEE International Symposium Circuits Systems*, 2, 1435-1438, (1993^b).

Frey, D. R. and Steigerwald, L., "An adaptive analog notch filter using log filtering", *1996 IEEE International Symposium on Circuits and Systems. Circuits and Systems Connecting the World. ISCAS 96*, 1, 297–300, (1996).

Frey, D. R., "Exponential state space filters: a generic current mode-design strategy", *IEEE Trans. Circuits Syst. I Fundam. Theory Appl.*, 43 (1), 34–42, (1996).

Frey, D. R., "State Space Synthesis and Analysis of Log Domain Filters", *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 45, 1205-1211, (1998).

Frey. D. R. and Tola, A. T., "A State-Space Formulation For Externally Linear Class AB Dynamical Circuits", *IEEE Transaction On Circuits And Systems-II: Analog And Digital Signal Processing*, 46, 306-314, (1999).

Gilbert, B., "Translinear circuits: a proposed classification", *Electron*. *Lett.*, 11 (1), 14, (1975).

Groza, R. and Cîrlugea, M., "Current-mode log-domain programmable gain amplifier", 2014 IEEE International Conference on Automation, Quality and Testing, Robotics, Cluj-Napoca, pp. 1-4, (2014).

Groza, R. and Farago, P., "Low power current-mode analog front-end for biomedical applications", 2018 IEEE International Conference on Automation, Quality and Testing, Robotics (AQTR), Cluj-Napoca, pp. 1-5, (2018).

Ibrahim, M. A. and Kuntman, H., "A Novel High CMRR High Input Impedance Differential Voltage-Mode KHN-Biquad Employing DO-DDCCs", *AEU - Int. J. Electron. Commun.*, 58 (6), 429–433, (2004).

Ibrahim, M. A., Minaei, S. and Kuntman, H., "A 22.5MHz current-mode KHN-biquad using differential voltage current conveyor and grounded passive elements", *AEU - Int. J. Electron. Commun.*, 59 (5), 311–318, (2005).

Kerwin, W. J., Huelsman, L. P. and Newcomb, R. W., "State-Variable Synthesis for Insensitive Integrated Circuit Transfer Functions", *IEEE J. Solid-State Circuits*, 2 (3), 87–92, (1967).

Keskin, A. Ü., Biolek, D., Hancioglu, E. and Biolkova, V., "Current-mode KHN filter employing current differencing transconductance amplifiers", *AEU - Int. J. Electron. Commun.*, 60 (6), 443–446, (2006).

Lathi, B. P., Linear Systems and Signals, Oxford University Press, (2010).

Krishnapura, N. and Tsividis, Y., "A Micropower Log-Domain Filter Using Enlianced Lateral PNP's in a 0.25jim CMOS Process", 2001 Symposium on VLSI Circuits Digest of Technical Papers, 179-182, 14-16 (2001). Mahattanakul, J. and Toumazou, C., "A non-linear design approach for high-frequency linear integrators," *1997 IEEE International Symposium on Circuits and Systems*, Hong Kong, 1, pp. 485-488, (1997).

Mulder, J., Kouwenhoven, M. H. L., Serdijn, W. A., Van Der Woerd, A. C. and Van Roermund, A. H. M., "Nonlinear analysis of noise in static and dynamic translinear circuits", *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, 46-3, pp. 266-278, (1999).

Ngarmnil, J., "Linearity Analysis of a Log-domain Filter using MOSFET", *The 20th Electrical Engineering Conference Bangkok*, 1, 180-184, (1997).

Pei, S. C. and Tseng, C. C., "Elimination of AC Interference in Electrocardiogram Using HR Notch Filter with Transient Suppression", *IEEE Trans. Biomed. Eng.*, 42 (11), 1128–1132, (1995).

Perry, D. and Roberts, G. W., "Log-Domain Filters Based on LC Ladder Synthesis", *IEEE International Symposium On Circuits and Systems*, 1, 311-314, (1995).

Perry, D. and Roberts, G. W., "The Design Of Log-Domain Filters Based On The Operational Simulation Of LC Ladders", *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 43, 763-774, (1996).

Punzerberger, M. and Enz, C. C., "A 1.2 V Low-power BiCMOS Class AB Log-domain Filter", *IEEE J.Solid State Circuits*, 32 (12), 1968-1978, (1997).

Punzenberger, M. and Enz, C., "Log-domain filters for low-voltage low-power applications", 1998 IEEE International Conference on Electronics, Circuits and Systems. Surfing the Waves of Science and Technology (Cat. No.98EX196), 1, 41–44, (1998).

Roberts, G. W. and Sedra, A. S., "All current-mode frequency selective circuits", *Electronic Letters*, 25, 759–761, (1989).

Roberts, G. W. and Leung, V. W., *Design and Analysis of Integrator-Based Log-Domain Filter Circuits*, The Springer International Series in Engineering and Computer Science, (2000).

Salama, K. N. and Soliman, A. M., "Voltage mode Kerwin–Huelsman– Newcomb circuit using CDBAs", *Frequenz*, 54, 90–93, (2000).

Salivahanan, S. and Bhaaskaran, V. S. K., *Linear Integrated Circuits*, Tata McGraw-Hill Publishing Company Limited, (2008).

Sedra, A. S. and Smith, K. C., "A second-generation current conveyor and its applications", *IEEE Trans. Circuit Theory*, 17 (1), 132–134, (1970).

Sedra, A. S. and Smith, K. C., *Microelectronic Circuits*, New York: Oxford University Press, ch. 16, (2009).

Seevinck, E., "Companding current-mode integrator: A new circuit principle for continuous-time monolithic filters", *Electron. Lett.*, 26 (24), 2046, (1990).

Senani, R. and Singh, V. K., "KHN-equivalent biquad using current conveyors", *Electron. Lett.*, 31 (8), 626-628, (1995).

Smith, K. C. and Sedra, A. S., "The Current Conveyor, A New Circuit Building Block", *Proc. IEEE*, 56, 1368-1369, (1968).

Soliman, A. M., "Kerwin-Huelsman-Newcomb circuit using current conveyors", *Electron. Lett.*, 30 (24), 2019–2020, (1994).

Thanapitak, S., Kirawanich, P., Wilairat, D. and Sedtheethorn, P., "Temperature independent log domain filter", 2013 13th International Symposium on Communications and Information Technologies (ISCIT), Surat Thani, pp. 357-360, (2013).

Toker, A., Özoğuz, S. and Acar, C., "Current-mode KHN-equivalent biquad using CDBAs", *Electron. Lett.*, 35 (20), 1682, (1999).

Toker, A. and Özoğuz, S., "Integrable current-mode filter realisation using dual-output current conveyors for low-frequency operation", *International Journal of Electronics and Communications (AEÜ)*, 55 (2), 145-149, (2001).

Tola, A. T., "A Study Of Nonideal Log Domain and Differential Class AB Filters", PhD. Dissertation, *Lehigh University*, (2000).

Tola, A. T. and Frey, D. R., "A Study of Different Class AB Log Domain First Order Filters", *Analog Integrated Circuits and Signal Processing*, 550, 57-70, (2000). Tola, A. T., Arslanalp, R., Unal, M. and Yilmaz, S. S., "T tipi logaritmik ortam filtresinin bilgisayar destekli olarak tasarlanması ve laboratuvar ortamında gerçeklenmesi", 2004 Ulusal Elektrik – Elektronik –Bilgisayar Mühendisliği Sempozyumu (ELECO), Bursa, (2004).

Tola, A. T., Arslanalp, R. and Yilmaz, S. S., "Design of current mode, low voltage and electronically tunable class ab differantial type khn filter in the log domain", *Signal Processing and Communications Applications Conference*, 131-134, (2005).

Tola, A. T., Arslanalp, R. and Yilmaz, S. S., "Current mode high-frequency KHN filter employing differential class AB log domain integrator", *AEU - Int. J. Electron. Commun.*, 63 (7), 600–608, (2009).

Tola, A. T., Yilmaz, S. S. and Arslanalp, R., "Current Mode Log Domain Notch Filter Design Based on Adding Filtering Blocks", *Electronics World*, 116 (1896), 42-44, (2010).

Toth, L., Efthivoulidis, G. and Tsividis, Y. P., "Noise Analysis Of Externally Linear Systems", *IEEE Transaction on Circuits and Systems-II: Analog and Digital Signal Processing*, 47, 1365-1377, (2000).

Toumazou, C., "Analogue Signal Processing: The Current Way of Thinking", *International Journal of High Speed Electronics*, 3 (3 & 4), 297-336, (1992).

Tsividis, Y. P., Gopinathan, V. and Toth, L., "Companding in signal processing", *Electron. Lett.*, 26 (17), 1331, (1990).

Tsividis, Y., "Externally linear, time-invariant systems and their application to companding signal processors", *IEEE Trans. Circuits Syst. II Analog Digit. Signal Process.*, 44 (2), 65–85, (1997).

Yu, G. J., Liu, B. D., Hsu, Y. C. and Huang, C. Y., "Design of log domain low-pass filters by MOSFET square law", *Proc. The Second IEEE Asia Pacific Conf. on ASICs*, 9-12, (2000).

Zhang, J., Chan, S., Li, H. and Wang, L., "A 0.5 V 60 nW fullydifferential log-domain band-pass filter with tunable cutoff frequency for biosensor applications", 2017 IEEE 12th International Conference on ASIC (ASICON), Guiyang, pp. 452-455, (2017).

EKLER

AT&T CBIC-R BJT'LERIN PSPICE MODELLERI

*NR200N - 2X NPN TRANSISTOR

.MODEL NX2 NPN RB=262.5 IRB=0 RBM=12.5 RC=25 RE=0.5

+ IS=242E-18 EG=1.206 XTI=2 XTB=1.538 BF=137.5

+ IKF=13.94E-3 NF=1.0 VAF=159.4 ISE=72E-16 NE=1.713

+ BR=0.7258 IKR=4.396E-3 NR=1.0 VAR=10.73 ISC=0 NC=2

+ MJE=0.28 CJC=1.97E-13 VJC=0.5 MJC=0.3 XCJC=0.065

+ TF=0.425E-9 TR=0.425E-8 CJE=0.428E-12 VJE=0.5

+ CJS=1.17E-12 VJS=0.64 MJS=0.4 FC=0.5

*PR200N - 2X PNP TRANSISTOR

.MODEL PX2 PNP RB=163.5 IRB=0 RBM=12.27 RC=25 RE=1.5

+ IS=147E-18 EG=1.206 XTI=1.7 XTB=1.866 BF=110.0

+ IKF=4.718E-3 NF=1 VAF=51.8 ISE=50.2E-16 NE=1.65

+ BR=0.4745 IKR=12.96E-3 NR=1 VAR=9.96 ISC=0 NC=2

+ TF=0.610E-9 TR=0.610E-8 CJE=0.36E-12 VJE=0.5

+ MJE=0.28 CJC=0.328E-12 VJC=0.8 MJC=0.4 XCJC=0.074

+ CJS=1.39E-12 VJS=0.55 MJS=0.35 FC=0.5

CA3096 SERİSİ BJT'LERİN PSPICE MODELLERİ

.MODEL CA3096N NPN

+ (IS = 10.0E-15 XTI = 3.000E+00 EG = 1.110E+00 VAF = 1.00E+02+ VAR = 1.000E+02 BF = 466.5E+00 ISE = 74.286E-15 NE = 1.660E+00+ IKF = 14.000E-03 XTB = 0.000E+00 BR = .1000E+00 ISC = 10.005E-15+ NC = 2.000E+00 IKR = 10.00E-03 RC = 10.000E+00 CJC = 786.51E-15+ MJC = 0.333E-00 VJC = 0.7500E-00 FC = 5.000E-01 CJE = 1.28E-12+ MJE = .336E-00 VJE = 0.750E-00 TR = 10.000E-09 TF = 490.01E-12+ ITF = .270E-00 XTF = 5.38E+00 VTF = 28.39E+00 PTF = 0.000E+00+ RE = 0.0E+00 RB = 0.00E+00 NK = .468

.MODEL CA3096P PNP

+ (IS = 10.0E-15 XTI = 3.000E+00 EG = 1.110E+00 VAF = 1.00E+02+ VAR = 1.000E+02 BF = 94.5E+00 ISE = 976.47E-15 NE = 1.990E+00+ IKF = 1.1100E-03 XTB = 0.000E+00 BR = .1000E+00 ISC = 10.005E-15+ NC = 2.000E+00 IKR = 10.00E-03 RC = 10.000E+00 CJC = 3.84E-12+ MJC = 0.333E-00 VJC = 0.7500E-00 FC = 5.000E-01 CJE = 1.45E-12+ MJE = .336E-00 VJE = 0.750E-00 TR = 10.000E-09 TF = 24.3E-9+ ITF = 1.25E-00 XTF = 10.05E+00 VTF = 9.79E+00 PTF = 0.000E+00+ RE = 0.0E+00 RB = 0.00E+00 NK = .53

10. ÖZGEÇMİŞ

Yayın Listesi	:
	Caddesi No:30 Pamukkale/DENİZLİ
	Yüksekokulu Çamlaraltı Mahallesi Fakülte
İletişim Adresi	: Denizli Teknik Bilimler Meslek
Elektronik posta	: nduduk@pau.edu.tr
Y. Lisans Üniversite	: Pamukkale Üniversitesi
Lisans Üniversite	: Pamukkale Üniversitesi
Doğum Yeri ve Tarihi	: Burdur/Merkez 15.09.1981
Adı Soyadı	: Niyazi Düdük

• Duduk, N. and Tola, A. T., "Log-domain Universal Biquad Filter Design Using Lossy Integrators", *Elektronika ir Elektrotechnika*, 22 (4) 56-59, (2016).

• Duduk, N. and Tola, A. T., "Design of log domain differential class AB universal biquad filter by employing lossy integrators", *Indian Journal of Pure & Applied Physics (IJPAP)*, in press.

Konferans listesi :

• Duduk, N. and Tola, A. T., "Second order Class A log domain all pass filter design employing lossy integrators", *2016 26th International Conference Radioelektronika (RADIOELEKTRONIKA)*, Kosice, pp. 222-226, (2016).

• Duduk, N. and Tola, A. T., "Design of second order notch filter in log domain by using lossy integrators", 2016 Ulusal Elektrik – Elektronik ve Biyomedikal Mühendisliği Konferansı (ELECO), Bursa, pp. 427-431, (2016).