Aktif blok yapıları ile gerçekleştirilen kapasite çarpma devresi

Abstract

Bu tezde, literatürde yer almayan, negatif akım geri beslemeli işlemsel yükselteç (CFOA-) kullanılarak tümleşik devre yapısına uygun kapasite çarpma devresi tasarlanmıştır. Kapasite çarpma devreleri, alan sorunu olan bazı uygulamalarda büyük değerli kondansatörlerin yerine kullanılabilen analog devrelerdir. Ayrıca kapasite çarpma devreleri, hassas kullanım alanı gerektiren uygulamalarda ticari olarak temin edilemeyen kondansatörlerin yerine kullanılabilirler. Literatürde yer alan kapasite çarpma devreleri genellikle aktif blok yapıları kullanılarak gerçekleştirilebilirler. Önerilen devrede, iki adet direnç bir adet topraklanmış kondansatör toplamda üç adet pasif eleman vardır. Tasarlanan devrede, ticari olarak elde edilebilir olması sebebiyle CFOA- aktif blok yapısı kullanılmıştır. CFOA- aktif blok yapısı ticari olarak elde edilebilir olması sebebi ile tercih edilmiştir. Önerilen devrenin benzetimleri PSpice benzetim programı ile yapılmıştır. Benzetimlerde, CFOA-’nin MOS Transistörlü iç yapısında MOS Transistörler için 0.13µm IBM (Uluslararası İş Makineleri Şirketi) teknolojisi kullanılmıştır. Benzetimler sonucunda görülmektedir ki önerilen devrenin, sıcaklık değişimine karşı duyarlılığı ve güç tüketimi azdır. Önerilen devrenin çalışma aralığı 100KHz ile 6MHz arasındadır. Önerilen devrenin deneysel gerçeklenmesi ile elde edilen sonuçlar ile benzetim sonuçlarının birbirini doğruladığı gözlemlenmiştir.

In this thesis, capacitance multiplier circuit suitable for the integrated circuit structure is designed by using a negative current feedback operational amplifier (CFOA-) which is not included in the literature. Capacitance multiplier circuits are analog circuits that can be used instead of large value capacitors in some applications which circuit size is a problem. Also, for some applications which require sensitive use, capacitance multiplier circuits can be used instead of capacitors which are not provided commercially. Capacitance multipliers which are included literature can be usually realized by using active building blocks. In the proposed circuit, there are three passive components; two of them are resistances and one of them is grounded capacitor. In the designed circuit, CFOA- active building block is used because it could be commercially found. Simulations of the proposed circuit were made with PSpice simulation program. In the simulations, 0.13?m IBM technology is used for MOS transistors in internal structure of the CFOA- with MOS transistors. As a result of the simulations, it is seen that the proposed circuit has low sensitivity to temperature changing and has low power consumption. Operating range of the proposed circuit is between 100KHz to 6MHz. It has been observed that the experimental realization and simulations results of the proposed circuit have verified each other.